

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-022216

(43)Date of publication of application : 24.01.2003

(51)Int.Cl.

G06F 12/14

B42D 15/10

G06K 19/07

(21)Application number : 2001-207210

(71)Applicant : HITACHI LTD

(22)Date of filing : 09.07.2001


(72)Inventor : HATANO TOMIHISA
TODA AKINORI
TSUNODA MOTOYASU
MIZUSHIMA EIGA
KATAYAMA KUNIHIRO

(54) STORAGE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To realize the high speed processing of a multi-media card.

SOLUTION: This storage device is provided with a flash memory chip 130, an IC card chip 150 capable of executing security processing (encryption or decoding or the like), and a controller chip 120 for controlling the reading/ writing of data for the flash memory chip and the IC card chip. Moreover, the controller chip 120 simultaneously accesses the flash memory chip 130 and the IC card chip 150 in response to a request from a host.



* NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1]In memory storage for memorizing, data The 1st memory that can memorize said data, The 2nd memory in which said data is memorizable and that can perform security processing of said data, Based on a command from host equipment, it has a controller which chooses said 1st memory or said 2nd memory, Memory storage performing processing which receives the 2nd command from said host equipment to said 2nd memory while performing access to said 1st memory from said host equipment, and follows said 2nd command.

[Claim 2]The memory storage according to claim 1 with which said controller chooses said 2nd memory when information about security processing of said data is included in a command from said host equipment.

[Claim 3]The memory storage according to claim 1, wherein said 2nd memory is the IC chip beforehand attested by security evaluator Seki.

[Claim 4]The memory storage according to claim 3, wherein said attested IC chip has a means to encipher or decrypt data written to this attested IC chip.

[Claim 5]The 1st storage area where said 1st memory memorizes data from said host equipment, The memory storage according to claim 4 having the 2nd storage area that memorizes data about said 2nd memory, and where at least one of read-out of data from said host equipment or the writing is restricted.

[Claim 6]The memory storage according to claim 5, wherein said controller has a means to transmit data memorized in said 2nd storage area to said 2nd memory.

[Claim 7]The memory storage according to claim 6, wherein said controller controls said 2nd memory based on data memorized in said 2nd storage area.

[Claim 8]A memory which memorizes the first and the second contents which were enciphered by a session key published by content provider, An arithmetic processing unit with a memory which a session key enciphered by said content provider by a public key and a secret key corresponding to said public key are memorized, and can decrypt said session key with said secret key, While said session key corresponding to said first contents makes said arithmetic processing unit with a memory decrypt according to a command from a host, Memory storage provided with a controller which decrypts said second contents memorized by said memory with said session key corresponding to said second already decrypted contents, and transmits said decrypted contents to said host.

[Translation done.]

* NOTICES *

JP0 and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention]The memory storage with which this invention carried the security function, the host equipment which can insert the memory storage, And the host equipment in which the memory storage was inserted is started, and it is related with the terminal unit with which the device which can insert the memory card which has a flash memory chip and a controller especially, and its memory card, and its memory card of its were inserted.

[0002]

[Description of the Prior Art]An IC card embeds IC (integrated circuit) chip into a plastic card board, and has an external terminal of an IC chip in the surface. A power supply terminal, a clock terminal, a data input/output terminal, etc. are contained in the external terminal of an IC chip. The IC chip operates, when a contact carries out direct supply of a power supply or the driving clock from an external terminal.

[0003]An IC card exchanges information with a contact by transmitting and receiving an electrical signal among contacts, such as a terminal, through an external terminal. As a result of information exchange, an IC card performs sending out of a calculation result or memory information, and change of memory information. The IC card can have the function to perform security processings, such as security data protection and personal authentication, based on such operation specifications. In the system for which the security of extra sensitive information, such as credit settlement and banking, is needed, the IC card is used as a user device for identification.

[0004]

[Problem(s) to be Solved by the Invention]The IC card used in a security system needs to be designed not leak the information which can presume the confidential information or its confidential information to the exterior of an IC card when calculating using confidential information inside an IC card. That is, to have the Tampa-proof nature is needed. As the attack method of analyzing the confidential information which must not be leaked to such the exterior, a timing analysis, power difference part analysis, failure use analysis, etc. are known.

[0005]A timing analysis is the attacking method for analyzing the time lag statistically and presuming confidential information, when cipher-processing time differs depending on the contents of confidential information. When a cryptographic algorithm is mounted in a device, optimization which skips the processing which becomes unnecessary depending on the contents of confidential information for the purpose of shortening of the processing time of a code or reduction of program size, or performs a branching process may be performed. When such optimization is performed, cipher-processing time differs depending on the contents of confidential information. Therefore, the contents of confidential information may be able to be presumed by seeing processing time.

[0006]While power difference part analysis is performing cipher processing, it is the attacking method for presuming confidential information by measuring the electric power supplied from the power supply terminal of an IC card, and analyzing the difference of power consumption from there.

[0007]Failure use analysis is the attacking method using the miscalculation of the IC card. A restrictive obstacle of the range of not affecting transient failure or other functions is done to an IC card, and the unusual processing which an aggressor expects to an IC card is made to perform. For example, confidential information may be acquired from the mistaken calculation result obtained when an error is intentionally generated by applying high tension to an IC card, or fluctuating a clock frequency and driver voltage momentarily, and a right calculation result.

[0008]Therefore, the IC card must have a measure means against these attacking methods practically.

[0009]The purpose of this invention is to provide the memory storage which improved security.

[0010]

[Means for Solving the Problem]In memory storage for this invention to memorize data in order to solve an aforementioned problem, The 2nd memory [remember / and / to be the 1st memory that can memorize data / data] that can perform security processing of data, Based on a command from host equipment, it has with a controller which chooses the 1st memory or 2nd memory, While performing access to the 1st memory from host equipment, the 2nd command from a host to the 2nd memory is received, and it has composition which performs processing according to the 2nd command.

[0011]When information about security processing of data is included in a command from host equipment, composition which chooses the 2nd memory may be sufficient as a controller.

[0012]It is also considered that the 2nd memory is the IC chip beforehand attested by security evaluator Seki.

[0013]An attested IC chip has a means to encipher or decrypt data written to an attested IC chip.

[0014]The 1st memory can memorize data about the 1st storage area that memorizes data from host equipment, and the 2nd memory, and can also consider it as composition which has the 2nd storage area where at least one of read-out of data from host equipment or the writing is restricted.

[0015]The controller can also have a means to transmit data memorized in the 2nd storage area to the 2nd memory.

[0016]A controller may have the composition which controls the 2nd memory based on data memorized in the 2nd storage area.

[0017]A memory which memorizes the first and the second contents which were enciphered by a session key published by content provider as an embodiment of this invention, An arithmetic processing unit with a memory which a session key enciphered by content provider by a public key and a secret key corresponding to a public key are memorized, and can decrypt a session key with a secret key, While a session key corresponding to the first contents makes an arithmetic processing unit with a memory decrypt according to a command from host equipment, It has composition which has a controller which decrypts the second contents memorized by memory with a session key corresponding to the second already decrypted contents, and transmits the second decrypted contents to host equipment.

[0018]

[Embodiment of the Invention]MultiMediaCard to which drawing 22 applied this invention (MultiMediaCard is a registered trademark of InfineonTechnologiesAG.) Hereafter, it is written as "MMC". It is a figure showing an internal configuration. As for MMC110, being based on MMC specification is preferred. MMC110 has the security processing function to perform a code operation required for security data protection, personal authentication, etc., based on the memory card command based on the MMC specification published from the host equipment 220 connected to MMC110.

[0019]As for the host equipment 220, a cellular phone, a Personal Digital Assistant (PDA), a personal computer, a music reproduction (and sound recording) device, a camera, a video camera, automatic deposit *****, a street corner terminal, a settlement system, etc. correspond, for example.

[0020]MMC110 has the MMC external terminal 140, the controller chip 120, the flash memory chip 130, and the IC card chip 150. The flash memory chip 130 is a memory chip which uses nonvolatile semiconductor memory as a storage, and can perform reading and writing of data with a flash plate memory command. The MMC external terminal 140 comprises seven terminals, such as a power supply terminal, a clock input terminal, a command input/output terminal, a data input/output terminal, and a ground terminal, in order to exchange information with the external host equipment 220. The controller chip 120 is a microcomputer chip which is connected with the MMC external terminal 140, the flash memory chip 130, and the IC card chip 150, and controls these.

[0021]The IC card chip 150 is a microcomputer chip for embedding into the plastic plate of an IC card, and the external terminal, electrical signal protocol, and command which the IC card chip 150 has are based on ISO/IEC7816 standard. There are a power supply terminal, a clock input terminal, a reset input terminal, an I/O input/output terminal, and a ground terminal in the external terminal of the IC card chip 150. The controller chip 120 performs an operation required for the security processing demanded from the external host equipment 220 by publishing an IC card command from the external terminal of the IC card chip 150 to the IC card chip 150.

[0022]Drawing 26 is a figure showing the internal configuration of IC card chip of this invention. The IC card chip 150, Data processing. CPU(microcomputer) 158 for carrying out, data (a program.) it

contains. ROM (ReadOnly.) for memorizing The processing carried out to Memory159, RAM(Random Access Memory) 160, EEPROM(Electrically Erasable ProgrammableROM) 162, and a code/decoding in between. It has the serial interface 161 for transmitting and receiving the code co-processor 163, and the exterior and data for carrying out. These are mutually connected by bus 164.

[0023]The code co-processor 163 performs security processing according to the command from the host equipment 220. Instead of the code co-processor 163 (hardware), a program (software) may be used and CPU158 may perform security processing. Security processing is performed, for example, when data is written in the storage area in the IC card chip 150, or when data is read from the storage area in the IC card chip 150.

[0024]The flash memory chip 130 has a nonvolatile storage cell. Generally, the storage capacity of EEPROM162 of the IC card chip 150 is smaller than the storage capacity of the flash memory chip 130. However, the storage capacity of EEPROM162 may be the same as that of the flash memory chip 130, and may be large.

[0025]It is desirable to use for the IC card chip 150 the product which is ending with attestation by evaluation and the certificate authority of ISO/IEC15408 which is international standards of a security valuation basis. When using the IC card which generally has the function to perform security processing by a actual electronic payment service etc., the IC card needs to receive the evaluation and authorization by evaluation and a certificate authority of ISO/IEC15408. When realizing MMC110 and using it by a actual electronic payment service etc. by adding the function to perform security processing to MMC, MMC110 needs to receive the evaluation and authorization by evaluation and a certificate authority of ISO/IEC15408 similarly. In this invention, MMC110 builds in the attested IC card chip 150 by evaluation and a certificate authority, and obtains a security processing function by having the structure of performing security processing using the IC card chip 150. Therefore, MMC110 can satisfy the security valuation basis based on ISO/IEC15408 easily, and can shorten the development cycle for adding a security processing function to MMC.

[0026]As for MMC110, it is preferred to have an external interface based on MMC specification. MMC110 leads one kind of external interface -- a standard memory card command (command for accessing to the flash memory chip 130) -- in addition, it is necessary to receive the command which performs security processing The controller chip 120 chooses the chip which should be accessed by whether the command which MMC110 received is a standard memory card command, or it is a command which performs security processing, and has a function which distributes command processing. In this embodiment, if the controller chip 120 receives a standard memory card command, it chooses the flash memory chip 130, publishes a flash plate memory command to this, and can write host data. [reading and] If the command which performs security processing is received, the IC card chip 150 can be chosen, an IC card command can be published to this, and security processing can be performed.

[0027]As for the external terminal of the IC card chip 150, except for the ground terminal, the power supply terminal, the clock input terminal, the reset input terminal, and the I/O input/output terminal are connected with the controller chip 120.

[0028]The controller chip 120 lets a power supply terminal and a clock input terminal pass, and controls the current supply to the IC card chip 150, and clock supply. According to this embodiment, when security processing is not required from the host equipment 220, the controller chip 120 can suspend the current supply to the IC card chip 150, and clock supply, and the power consumption of MMC110 can be reduced.

[0029]In order to change into the state where an IC card command is receivable the IC card chip 150 to which the power supply is not supplied, it is necessary to start current supply to the IC card chip 150, and to perform reset processing first. The controller chip 120 has a function in which MMC110 starts the current supply to the IC card chip 150 through a power supply terminal ignited by having received the command which performs security processing from the host equipment 220. The controller chip 120 has a function in which MMC110 performs reset processing of the IC card chip 150 through a reset input terminal ignited by having received the command which performs security processing from the host equipment 220. According to this embodiment, the controller chip 120 can stop the current supply to the IC card chip 150 until it receives the command which performs security processing. Therefore, the power consumption of MMC110 is reducible.

[0030]The controller chip 120 generates the clock signal supplied to the IC card chip 150 through the clock input terminal of the IC card chip 150 in MMC110 inside, and has a function which controls the frequency, supply start timing, and supply interruption timing. According to this embodiment, since it can be made unrelated to the clock signal of the clock input terminal of the MMC external terminal

140, security improves to the attacking method called the timing analysis by the host equipment 220, power difference part analysis, and failure use analysis.

[0031]Drawing 21 is a figure showing the internal configuration of the flash memory chip 130. The flash memory chip 130 has the host data area 2115 and the management domain 2110. The host data area 2115 is a field where the logical address is mapped per sector, and the host equipment 220 is a field which specifies a logical address and can write data.

[0032]The host data area 2115 has the user file field 2130 and the security processing application area 2120. The user file field 2130 is a field where reading and a user can write file data freely. The security processing application area 2120, The host equipment 220 is a field which stores data required for security processing application, and user access restriction is logically applied by the security processing application of the host equipment 220 so that a user may not access unjustly. As data stored here, an application program of the host equipment 220, There are data only for the application, certificates (for example, an electronic banking application program, electronic banking log information, an electronic payment service certificate, etc.) used for security processing, etc. Since MMC110 stores the data used when the host equipment 220 performs security processing instead of the host equipment 220 according to this embodiment, convenience improves for the host equipment 220.

[0033]The management domain 2110 is a field which stores information for the controller chip 120 to manage the IC card chip 150. The management domain 2110 has the IC card control-parameter field 2111, the IC card configuration information area 2112, the CLK2 setup-information field 2113, the security processing buffer space 2114, and the security processing status areas 2116. The detailed directions of the field of 2111-2116 are mentioned later.

[0034]The controller chip 120 uses the security processing buffer space 2114 of the management domain 2110 of the flash memory chip 130 as the main memory or the buffer memory at the time of performing security processing by the IC card chip 150. When the host equipment 220 accesses MMC110 by the command which performs security processing, If the security associated data of the big size like [MMC110 cannot transmit to the IC card chip 150 at once from the host equipment 220] is received, The controller chip 120 stores temporarily in the security processing buffer space 2114 with sufficient capacity the data which chose access to the flash memory chip 130, and was received. Size to the extent that it cannot transmit to the IC card chip 150 at once is the size exceeding the allowable data size (for example, 255 bytes or 256 bytes) of an IC card command. And the controller chip 120 divides it into the data of size which can be transmitted to the IC card chip 150, reads divided data from the flash memory chip 130, and transmits to the IC card chip 150 gradually. That is, read-out of the divided data and writing are repeated. Since the security associated data of the big size for the host equipment 220 can be treated according to this embodiment, the convenience of security processing improves.

[0035]Host access restrictions are physically applied by the controller chip 120 so that the host equipment 220 may access unjustly the management domain 2110 including the security processing buffer space 2114 and security processing cannot be analyzed. That is, in the management domain 2110, reading and the host equipment 220 cannot write immediate data. According to this embodiment, since the host equipment 220 cannot read the contents of the security processing buffer space 2114 freely or it cannot alter, the reliability and the safety of security processing improve.

[0036]Drawing 23 is a figure showing the security processing of contents distribution as an example using MMC110 of security processing. The content provider 2310 is a contractor who sells the contents 2314 to the user who owns MMC110. The host equipment 220 is a terminal connectable via a network etc. with the content provider 2310 in this example. A user connects MMC110 to the host equipment 220, and purchases the contents 2314. Hereafter, the procedure is explained.

[0037]First, the host equipment 220 publishes the command which reads the user certificate 2321 stored in the flash memory chip 130 to MMC110. The controller chip 120 of MMC110 reads the user certificate 2321 stored in the security processing application area 2120 of the flash memory chip 130, and transmits it to the host equipment 220. The host equipment 220 which received the user certificate 2321 transmits it to the content provider 2310. The content provider 2310 verifies the digital signature attached to the user certificate 2321 (2311). If verification is successful, the content provider 2310 will generate a session key with a random number generator (2312), and it will encipher by the user public key which extracted it from the user certificate 2321 (2313). The content provider 2310 enciphers the contents 2314 with a session key (2315). The content provider 2310 transmits the result of Step 2313 to the host equipment 220.

[0038]The host equipment 220 publishes to MMC110 the command which requires the security processing which decodes the result of Step 2313 with the user secret key 2322. The controller chip 120 publishes the IC card command which decodes the result of Step 2313 with the user secret key 2322 to the IC card chip 150. With the user secret key 2322, the IC card chip 150 decodes the result of Step 2313, and acquires a session key (2323). The host equipment 220 publishes to MMC110 the command to which the information which shows whether this decoding processing was successful is made to output. The controller chip 120 builds the information which the host equipment 220 searches for based on the decoding result (IC card response which shows whether decoding processing was successful) which the IC card chip 150 outputs. And MMC110 transmits the information to the host equipment 220.

[0039]Next, the content provider 2310 transmits the result of Step 2315 to the host equipment 220. The host equipment 220 publishes to MMC110 the command which requires the security processing which decodes the result of Step 2313 with a session key (key acquired by Step 2323). The controller chip 120 publishes the IC card command which decodes the result of Step 2315 with a session key to the IC card chip 150. With a session key, the IC card chip 150 decodes the result of Step 2315, and restores the contents 2314 (2324). The controller chip 120 receives these contents 2314 from the IC card chip 150, and writes them in the flash memory chip 130. The host equipment 220 publishes to MMC110 the command to which the information which shows whether this decoding processing was successful is made to output. The controller chip 120 builds the information which the host equipment 220 searches for based on the decoding result (IC card response which shows whether decoding processing was successful) which the IC card chip 150 outputs. And MMC110 transmits the information to the host equipment 220. If the host equipment 220 tells the content provider 2310 having received contents safely, the content provider 2310 will charge a content rate at the user written in the user certificate. The user can read and use the contents 2314 stored in the flash memory chip 130 in MMC110 with the host equipment 220. Many contents can be purchased if a mass flash memory is used for the storage of the flash memory chip 130. According to this embodiment, both the security processing in contents distribution and contents storage are easily realizable by MMC110. Settlement of a content rate may be performed using the IC card chip 150.

[0040]Drawing 24 and drawing 25 are SD cards (24 millimeters in width, 32 millimeters in length, thickness 2.) about this invention, respectively. it is a sized memory card which had nine external terminals and carries a flash memory at 1 millimeter. and an internal configuration when it applies to a memory stick (a memory stick is a registered trademark of Sony Corp.) — a table — the bottom is a figure.

[0041]SD card 2410 which applied this invention has the SD card controller chip 2420, the flash memory chip 2430, the SD card external terminal 2440, and the IC card chip 150. The memory stick 2510 which applied this invention has the memory stick controller chip 2520, the flash memory chip 2530, the memory stick external terminal 2540, and the IC card chip 150.

[0042]The flash memory chips 2430 and 2530 are memory chips which use nonvolatile semiconductor memory as a storage, and can perform reading and writing of data with a flash plate memory command. The SD card controller chip 2420 and the memory stick controller chip 2520 are microcomputer chips which control other components in an SD card and a memory stick, respectively.

[0043]The SD card external terminal 2440, It has nine terminals located in a line from an end in order of the Data2 terminal 2441, the Data3 terminal 2442, the Com terminal 2443, the Vss terminal 2444, the Vdd terminal 2445, the Clock terminal 2446, the Vss terminal 2447, the Data0 terminal 2448, and the Data1 terminal 2449. The Vdd terminal 2445 a power supply terminal and the Vss terminals 2444 and 2447 A ground terminal, As for the Data0 terminal 2448, the Data1 terminal 2449, the Data2 terminal 2441, and the Data3 terminal 2442, a command input/output terminal and the Clock terminal 2446 of a data input/output terminal and the Com terminal 2443 are clock input terminals. Although SD card 2410 differs in interface specification with the SD card host equipment 2460 connected outside from MMC110, Since it has the MMC external terminal 140 and a dramatically similar external terminal and has the feature which operates by publishing a command from the exterior like MMC110, this invention is applicable.

[0044]On the other hand, the memory stick external terminal 2540, The Gnd terminal 2541, the BS terminal 2542, Vcc terminal 2543, and the one request-to-print-out-files terminal Rsv are flown from an end. It has ten terminals which fly the DIO terminal 2544, the INS terminal 2545, and the one request-to-print-out-files terminal Rsv, and are located in a line in order of the SCK terminal 2546, Vcc terminal 2547, and the Gnd terminal 2548. As for a power supply terminal and the Gnd terminals

2541 and 2548, a command and a data input/output terminal, and the SCK terminal 2546 of a ground terminal and the DIO terminal 2544 are [Vcc terminals 2543 and 2547] clock input terminals.

Although the memory stick 2510 differs in interface specification with the memory stick host equipment 2560 connected outside from MMC110, since it has the feature which operates by publishing a command from the exterior like MMC110, it can apply this invention.

[0045] Drawing 1 is a figure showing the internal configuration of MMC110 which applied this invention. Drawing 2 is a figure showing the composition and the connected state of the host equipment 220 linked to MMC110 of drawing 1. The host equipment 220 has the VCC1 power supply 221, CLK 1-phase oscillator 222, and the host interface 223.

[0046] MMC110 has the MMC external terminal 140 for exchanging information with the external host equipment 220. The MMC external terminal 140 has seven terminals of the CS terminal 141, the CMD terminal 142, the GND1 terminals 143 and 146, the VCC1 terminal 144, the CLK1 terminal 145, and the DAT terminal 147. MMC specification has specified two kinds of an MMC mode and SPI mode as operational mode of MMC110, and the directions of the MMC external terminal 140 change with operational modes. This example explains the case of operation by an MMC mode in detail.

[0047] It is connected with the VCC1 power supply 221, and the VCC1 terminal 144 is a power supply terminal for the host equipment 220 to supply electric power to MMC110. It is connected with the VCC1 power supply 221, and the GND1 terminals 143 and 146 are electric ground terminals of MMC110. The GND1 terminal 143 and the GND1 terminal 146 are electrically short-circuited by MMC110 inside.

[0048] It is connected to the host interface 223 and the CS terminal 141 is an input terminal used in operation in SPI mode. L level is inputted into the CS terminal 141 when the host equipment 220 accesses MMC110 in SPI mode. It is not necessary to use the CS terminal 141 in operation of an MMC mode. The CMD terminal 142 is connected to the host interface 223, The host equipment 220 is an input/output terminal used in order to transmit the memory card command based on memory card interface specification to MMC110 or to receive the memory card response based on the specification from MMC110. The DAT terminal 147 is connected to the host interface 223, The host equipment 220 is an input/output terminal used in order to transmit the input data of the form based on memory card interface specification to MMC110 or to receive the output data of the form based on the specification from MMC110.

[0049] It is connected to CLK 1-phase oscillator 222, and the CLK1 terminal 145 is a terminal into which the clock signal which CLK 1-phase oscillator 222 generates is inputted. A clock signal is inputted into the CLK1 terminal 145, when the host equipment 220 transmits and receives a memory card command and a memory card response through the CMD terminal 142 or transmits and receives host data through the DAT terminal 147. The clock signal is supplied to the host interface 223 from CLK 1-phase oscillator 222, and a memory card command, a memory card response, and host data, Synchronizing with the clock signal which CLK 1-phase oscillator 222 generates, between the host equipment 220 and MMC110 is transmitted by bitwise.

[0050] MMC110 has the controller chip 120. The controller chip 120 has CPU121, the flash memory I/F control circuit 122, the MMCI/F control circuit 123, CLK 0-phase oscillator 124, the VCC2 generation machine 125, the VCC2 control circuit 126, the CLK2 control circuit 127, and the IC card I/F control circuit 128. These components 121-128 operate with the electric power supplied through the VCC1 terminal 144 and the GND1 terminals 143 and 146 from the host equipment 220. It is connected with the CS terminal 141, the CMD terminal 142, the CLK1 terminal 145, and the DAT terminal 147, and the MMCI/F control circuit 123 is a logic circuit which controls an interface for MMC110 to exchange information with the host equipment 220 through those terminals.

[0051] It is connected with the MMCI/F control circuit 123, and CPU121 controls the MMCI/F control circuit 123. When the MMCI/F control circuit 123 receives a memory card command from the host equipment 220 through the CMD terminal 142, the MMCI/F control circuit 123, In order to tell the result of whether reception of the command was successful to the host equipment 220, a response is transmitted to the host equipment 220 through the CMD terminal 142. CPU121 interprets the received memory card command and performs processing according to a command content. When data needs to be transmitted and received through the host equipment 220 and the DAT terminal 147 according to the command content, CPU121 acquires the data from sending out of the data to the MMCI/F control circuit 123, and the MMCI/F control circuit 123. CPU121 also controls the data transfer procedure between the MMCI/F control circuit 123 and the host equipment 220. For example, CPU121 makes L level output to the DAT terminal 147, and it tells that MMC110 is a busy state to the host equipment 220 so that the host equipment 220 may not suspend the current supply

of MMC110 during processing of the data received from the host equipment 220. It is connected with CPU121 and CLK 0-phase oscillator 124 supplies the driving clock which operates CPU121.

[0052]MMC110 has the flash memory chip 130. The flash memory chip 130 is a memory chip which uses nonvolatile semiconductor memory as a storage. The flash memory chip 130 operates with the electric power supplied through the VCC1 terminal 144 and the GND1 terminals 143 and 146 from the host equipment 220. The flash memory chip 130 has a write function which stores the inputted data in nonvolatile semiconductor memory, and a read function which outputs outside the data stored in the memory according to the flash plate memory command from the outside. The flash memory I/F control circuit 122 is a logic circuit for publishing a flash plate memory command to the flash memory chip 130, or transmitting the data outputted and inputted by the command to it. CPU121 controls the flash memory I/F control circuit 122, and makes the flash memory chip 130 perform the write function and read function of data. When it is necessary to carry out the light of the data received from the host equipment 220 to the flash memory chip 130, or to transmit the data stored in the flash memory chip 130 to the host equipment 220, CPU121 controls the data transfer between the flash memory I/F control circuit 122 and the MMCI/F control circuit 123.

[0053]MMC110 has the IC card chip 150. The IC card chip 150 is an IC chip designed for the purpose of embedding into the substrate of an IC card, and has eight external terminals based on the external terminal standard of the IC card. Among these, directions are assigned by the external terminal standard of the IC card, and six terminals are reserve terminals for the remaining future [two]. The six terminals are the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, the GND2 terminal 155, the VPP terminal 156, and the I/O terminal 157.

[0054]The ground terminal of the IC card chip 150 is connected to GND1 (ground terminal) 146 of the MMC external terminal 140. The VCC2 terminal (power input terminal) 151 of the IC card chip 150 is connected to the VCC2 control circuit 126 of the controller chip 120. The RST terminal (reset input terminal) 152 and the I/O terminal (data input/output terminal) 157 of the IC card chip 150 are connected to the IC card I/F control circuit 128 of the controller chip 120. The CLK2 terminal (clock input terminal) 153 of the IC card chip 150 is connected to the CLK2 control circuit 127 of the controller chip 120.

[0055]The VCC terminal (power input terminal) of the flash memory chip 130 is connected to VCC1144 of the MMC external terminal 140. The VSS terminal (ground terminal) of the flash memory chip 130 is connected to GND1146 of the MMC external terminal 140. The I/O terminal (data input/output terminal), a busy terminal, the chip enable terminal, the output enable terminal, the write enable terminal, clock terminal, and reset terminal of the flash memory chip 130, It is connected to the flash memory IF control circuit 122 of the controller chip 120.

[0056]The VCC2 terminal 151 is a power supply terminal for supplying electric power to the IC card chip 150. The VCC2 control circuit 126 is a circuit which controls a supply start and supply interruption of the electric power to the VCC2 terminal 151 by the switching circuit which used the MOS-FET element. The VCC2 generation machine 125 generates the voltage supplied to the VCC2 terminal 151, and supplies it to the VCC2 control circuit 126. The electrical signal standard of an IC card has specified the class A and the class B as a class of an IC card of operation. The standard voltage supplied to the VCC2 terminal 151 is 3V in 5V and the class B in the class A. Although cannot depend this invention and it can be applied to the class of the IC card chip 150 of operation, this example explains in detail the case where the IC card chip 150 operates in the class B.

[0057]The VPP terminal 156 is a terminal which supplies the variable voltage used in order to write data in internal nonvolatile memory or to eliminate when the IC card chip 150 operates in the class A, and when operating in the class B, it is not used. The GND2 terminal 155 is an electric ground terminal of the IC card chip 150, and is connected with the GND1 terminals 143 and 146 too hastily. The VCC2 control circuit 126 is connected with CPU121, and CPU121 can control a start and stop of the electric power supply to the VCC2 terminal 151. When not using the IC card chip 150, CPU121 can stop the electric power supply to the VCC2 terminal 151. MMC110 can save the electric power which it consumes by stopping the electric power supply to the IC card chip 150. However, a stop of an electric power supply will not maintain the internal state of the IC card chip 150 except for the data memorized by the nonvolatile memory of IC card chip 150 inside.

[0058]The CLK2 terminal 153 is a terminal which inputs a clock signal into the IC card chip 150. The CLK2 control circuit 127 is a circuit which supplies a clock to the CLK2 terminal 153. The CLK2 control circuit 127 generates the clock signal supplied to the CLK2 terminal 153 based on the clock signal supplied from CLK 0-phase oscillator 124. It is connected with CPU121 and the CLK2 control circuit 127 can control a supply start and supply interruption of the clock to the CLK2 terminal 153

from CPU121. The IC card chip 150 does not have a driving clock oscillator in the inside of self. Therefore, it operates by supplying a driving clock from the CLK2 terminal 153. Since the CLK2 control circuit 127 will suspend operation of the IC card chip 150 if it suspends clock supply for the CLK2 terminal 153, the power consumption of the IC card chip 150 can be reduced. If the electric power supply to the VCC2 terminal 151 is maintained at this time, the internal state of the IC card chip 150 will be maintained.

[0059] If F0, P, and Q are made into a positive integer, the frequency of the clock signal to which the frequency of the clock signal supplied to the CLK2 terminal 153 was supplied from F2 and CLK 0-phase oscillator 124 here, The CLK2 control circuit 127 creates a clock signal which becomes a relation of $F2 = (P/Q) * F0$, and supplies this to the CLK2 terminal 153. The value of P and Q can be set up now by CPU121. If P is set up greatly and F2 is enlarged, the internal processing of the IC card chip 150 can be driven more at a high speed. If Q is set up greatly and F2 is made small, the internal processing of the IC card chip 150 can be driven more at a low speed, and can reduce the power consumption of the IC card chip 150. The driving clock frequency of the IC card chip 150 needs to be set up in the permission frequency range where the IC card chip 150 can operate correctly.

Therefore, the CLK2 control circuit 127 has the feature to which a value of P and Q in which the value of F2 separates from the permission frequency range is not made to set.

[0060] The I/O terminal 157 is an input/output terminal used when an IC card command is inputted into the IC card chip 150 or the IC card chip 150 outputs an IC card response. It is connected with the I/O terminal 157 and the IC card I/F control circuit 128 is a circuit which performs signal transmission of an IC card command, and signal reception of an IC card response through the I/O terminal 157. The IC card I/F control circuit 128 is connected to CPU121, and CPU121, Control the procedure of transmission and reception of the IC card command by the IC card I/F control circuit 128, or an IC card response, or, The IC card command data which should transmit are set as the IC card I/F control circuit 128, or the received IC card response is acquired from the IC card I/F control circuit 128. The clock is supplied to the IC card I/F control circuit 128 from the CLK2 control circuit 127, and it is transmitted [an IC card command or an IC card response] and received through the I/O terminal 157 synchronizing with the clock signal supplied to the CLK2 terminal 153 by bitwise.

The RST terminal 152 is a terminal which inputs a reset signal, when resetting the IC card chip 150. It is connected with the RST terminal 152 and the IC card I/F control circuit 128 can send a reset signal to the IC card chip 150 with directions of CPU121.

[0061] The IC card chip 150 exchanges information based on the electrical signal standard and command standard of an IC card. The number of the access patterns to the IC card chip 150 is four, and they explain each pattern using drawing 3 - drawing 6. In the process (it is hereafter called cold reset) of the IC card chip 150 starting from a non-active state (state where the power supply is intercepted), with directions of CPU121, and initializing an internal state, drawing 3 is the figure which expressed simply the signal wave form of the external terminal of the IC card chip 150. In the process (it is hereafter called warm reset) in which the IC card chip 150 initializes an internal state by an active state (state where the power supply is supplied), with directions of CPU121, drawing 4 is the figure which expressed simply the signal wave form of the external terminal of the IC card chip 150. In the process of transmitting an IC card command to the IC card chip 150 with directions of CPU121, and receiving an IC card response from the IC card chip 150, drawing 5 is the figure which expressed simply the signal wave form of the external terminal of the IC card chip 150. In the process of making the IC card chip 150 into a non-active state with directions of CPU121, drawing 6 is the figure which expressed simply the signal wave form of the external terminal of the IC card chip 150. In drawing 3 - drawing 6, the direction of time is taken on the right from the left, and the signal observed toward a lower line with the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I/O terminal 157 from the upper line is expressed. A dashed line expresses the standard (L level) of each signal.

[0062] With reference to drawing 3, cold reset operation of the IC card chip 150 is explained. First, the IC card I/F control circuit 128 uses the RST terminal 152 as L level (301). Next, the VCC2 control circuit 126 starts the current supply to VCC2 terminal (302). Next, the CLK2 control circuit 127 starts supply of the clock signal to the CLK2 terminal 153 (303). Next, the IC card I/F control circuit 128 changes the I/O terminal 157 into the state Z (state by which pull-up was carried out) (304). Next, the IC card I/F control circuit 128 uses the RST terminal 152 as H level (305). Next, the IC card I/F control circuit 128 starts reception of the reset response outputted from the I/O terminal 157 (306). If reception of a reset response is completed, the CLK2 control circuit 127 will suspend supply of the clock signal to the CLK2 terminal 153 (307). Now, operation of cold reset is completed. Step

307 is a device for reducing power consumption, and may be skipped.

[0063]With reference to drawing 4, the warm reset action of the IC card chip 150 is explained. First, the CLK2 control circuit 127 starts supply of the clock signal to the CLK2 terminal 153 (401). Next, the IC card I/F control circuit 128 uses the RST terminal 152 as L level (402). Next, the IC card I/F control circuit 128 changes the I/O terminal 157 into the state Z (403). Next, the IC card I/F control circuit 128 uses the RST terminal 152 as H level (404). Next, the IC card I/F control circuit 128 starts reception of the reset response outputted from the I/O terminal 157 (405). If reception of a reset response is completed, the CLK2 control circuit 127 will suspend supply of the clock signal to the CLK2 terminal 153 (406). Now, operation of warm reset is completed. Step 406 is a device for reducing power consumption, and may be skipped.

[0064]With reference to drawing 5, operation of transmitting an IC card command to the IC card chip 150, and receiving an IC card response from the IC card chip 150 is explained. First, the CLK2 control circuit 127 starts supply of the clock signal to the CLK2 terminal 153 (501). Step 501 is unnecessary when the clock is already supplied. Next, the IC card I/F control circuit 128 starts transmission of command data for the I/O terminal 157 (502). If transmission of command data is completed, the IC card I/F control circuit 128 will change the I/O terminal 157 into the state Z (503). Next, the IC card I/F control circuit 128 starts reception of the response data outputted from the I/O terminal 157 (504). If reception of response data is completed, the CLK2 control circuit 127 will suspend supply of the clock signal to the CLK2 terminal 153 (505). Now, operation of IC card command transmission and IC card response reception is completed. Step 505 is a device for reducing power consumption, and may be skipped.

[0065]With reference to drawing 6, the operation which deactivates the IC card chip 150 is explained. First, the CLK2 control circuit 127 uses the CLK2 terminal 153 as L level (601). Next, the IC card I/F control circuit 128 uses the RST terminal 152 as L level (602). Next, the IC card I/F control circuit 128 uses the I/O terminal 157 as L level (603). Finally, the VCC2 control circuit 126 suspends the current supply to VCC2 terminal (604). Now, operation of deactivation is completed.

[0066]The IC card chip 150 has the security processing function to perform a code operation required for security data protection, personal authentication, etc. The IC card chip 150 exchanges information, when an IC card command and an IC card response transmit and receive between CPU121, and it performs the result of calculation, sending out of the information memorized, change of the information memorized, etc. as the result. CPU121 can perform security processing using the IC card chip 150. If MMC110 receives a specific memory card command from the host equipment 220, CPU121 ignited by it control the current supply to the IC card chip 150 through the VCC2 control circuit 126, or, Or the clock supply to the IC card chip 150 is controlled through the CLK2 control circuit 127, or an IC card command is transmitted to the IC card chip 150 through the IC card I/F control circuit 128. Thereby, CPU121 performs security processing which the host equipment 220 requires using the IC card chip 150. CPU121 may perform security processing ignited by reception of a specific memory card command by operating it, combining the power supply control, the clock supply control, IC card command transmission, and IC card response reception to the IC card chip 150 two or more. CPU121 may perform security processing ignited by the host equipment 220 having started current supply to MMC110. The result of security processing uses as a base the IC card response which the IC card chip 150 outputs, is constituted, and is held in MMC110. If MMC110 receives a specific memory card command from the host equipment 220, CPU121 will transmit the result of security processing to the host equipment 220 ignited by it.

[0067]Drawing 7 expresses a flow chart in case the host equipment 220 accesses MMC110. First, the host equipment 220 starts current supply for the VCC1 terminal 144, in order to activate MMC110 (701). MMC110 performs the first IC card initialization processing ignited by this (702). The details of the first IC card initialization processing are mentioned later. Next, since MMC110 is initialized, the host equipment 220 transmits the initialization commands of MMC110 through the CMD terminal 142 (703). Two or more kinds of these initialization commands exist based on MMC specification. Since MMC110 is initialized, the host equipment 220 may transmit two or more initialization commands. If MMC110 receives initialization commands, MMC110 will process it (704). MMC110 performs the second IC card initialization processing ignited by this (705). The details of the second IC card initialization processing are mentioned later.

[0068]The host equipment 220 receives the memory card response to the initialization commands of MMC110 through the CMD terminal 142, and judges whether initialization of MMC110 was completed from the contents of the memory card response. If it has not completed, initialization commands will be transmitted again (703). If initialization of MMC110 is completed, the host equipment 220, The

standard memory card command (command for accessing to the flash memory chip 130) based on MMC specification, It moves from transmission of the specific memory card command (command for accessing to the IC card chip 150) relevant to the security processing described above to the state of standing by (707). In this waiting state, the host equipment 220 can transmit a standard memory card command (708). If MMC110 receives a standard memory card command, MMC110 will process it (709). If processing is completed, the host equipment 220 will return to a waiting state again (707). In this waiting state, the host equipment 220 can also transmit a security processing demand write command (710). A security processing demand write command is one sort of the specific memory card command relevant to the security processing described above, and in order that it may make MMC110 perform security processing, it is a memory card command which transmits a processing demand.

[0069]If MMC110 receives a security processing demand write command, CPU121 will interpret the demanded contents of security processing and will describe security processing in the form of an IC card command (711). That is, CPU121 changes the standard memory card command from the host equipment 220 into the specific memory card command which the IC card chip 150 can interpret according to the rule defined beforehand. And the IC card command acquired as the result is published to the IC card chip 150, and demanded security processing is performed (712). If processing is completed, the host equipment 220 will return to a waiting state again (707). In this waiting state, the host equipment 220 can also transmit a security processing result read command (713). A security processing result read command is one sort of the specific memory card command relevant to the security processing described above, and in order to know the executed result of the security processing by MMC110, it is a memory card command which receives a processing result.

[0070]If MMC110 receives a security processing result read command, CPU121 will build the security processing result which should transmit to the host equipment 220 based on the IC card response received from the IC card chip 150 (714). And the host equipment 220 receives a security processing result from MMC110. If reception is completed, the host equipment 220 will return to a waiting state again (707). Step 714 may be performed in Step 712.

[0071]In drawing 7, the first IC card initialization processing and the second IC card initialization processing which are performed at Step 702 and Step 705 are processing which it prepares for performing security processing within MMC110, and CPU121 accesses to the IC card chip 150. Specifically, activation of the IC card chip 150, deactivation, reset of the IC card chip 150, and configuration of the IC card chip 150 are performed. The information which needs configuration in order to perform security processing. It means reading (for example, the information on an usable cryptographic algorithm, the information about the secret key and public key which are used for code calculation, the information about the authentication data used for personal authentication, etc.) from the IC card chip 150, or writing them in the IC card chip 150.

[0072]Configuration of the IC card chip 150 is performed to the IC card chip 150 by carrying out N piece (N is positive integer) issue of the IC card command. For example, if three session keys are necessary, an IC card command will be published 3 times, and if two session keys are necessary, an IC card command will be published twice. N IC card commands may be mutually different, and may be the same. It was not fixed and the value of N turns into various values by a situation. Hereafter, the IC card command published by configuration is called a setting command. The IC card command which performs security processing based on this configuration is hereafter called a security command. There is a command which performs calculation of a digital signature, verification of a digital signature, encryption of a message, decoding of an encryption message, attestation with a password, etc. as an example of a security command.

[0073]CPU121 can change the contents of the configuration of the IC card chip 150 freely. CPU121 may change this according to the contents of security processing, or a result, and may change this ignited by reception of the memory card command from host equipment. CPU121 carries out the light of the information which showed the contents of configuration to the flash memory chip 130, and when required, it can also lead and use the information from the flash memory chip 130. This information is shown as the IC card configuration information 2112 in drawing 21. The time and effort anew set up whenever it can hold the information and MMC110 is activated, even if MMC110 is deactivated by this can be saved.

[0074]The first IC card initialization processing and the second IC card initialization processing are performed based on the value set as IC card control-parameter A, B, and C. In the security processing performed at Step 712, CPU121 controls activation and deactivation of the IC card chip 150 based on the value set as IC card control-parameter D.

[0075] Drawing 8 expresses the kind of IC card control parameter, and the contents of the processing corresponding to a preset value and it. First, the parameter A is a parameter about the first IC card initialization processing performed when a power supply is supplied to MMC110. At the time of A= 0, CPU121 is not accessed at the IC card chip 150. At the time of A= 1, CPU121 carries out cold reset of the IC card chip 150. At the time of A= 2, CPU121 performs configuration of the IC card chip 150, after carrying out cold reset of the IC card chip 150. At the time of A= 3, CPU121 performs configuration of the IC card chip 150, after carrying out cold reset of the IC card chip 150, and finally it deactivates the IC card chip 150. At the time of A= 0 or A= 3, the IC card chip 150 will be in a non-active state after the first IC card initialization processing. At the time of A= 1 or A= 2, the IC card chip 150 will be in an active state after the first IC card initialization processing.

[0076] Next, the parameters B and C are parameters about the second IC card initialization processing performed when MMC110 processes MMC initialization commands. At the time of B= 0, CPU121 is not accessed at the IC card chip 150. At the time of B= 1 and C= 1, CPU121 resets the IC card chip 150 (cold reset or warm reset). At the time of B= 1 and C= 2, CPU121 performs configuration of the IC card chip 150, after resetting the IC card chip 150. At the time of B= 1 and C= 3, CPU121 performs configuration of the IC card chip 150, after resetting the IC card chip 150, and finally it deactivates the IC card chip 150. At the time of B= 2 and C= 2, CPU121 performs configuration of the IC card chip 150. At the time of B= 2 and C= 3, CPU121 deactivates the IC card chip 150, after performing configuration of the IC card chip 150. If the IC card chip 150 is an active state at the time of B= 3, CPU121 will deactivate the IC card chip 150.

[0077] Finally, the parameter D is a parameter which shows whether the IC card chip 150 is deactivated, after performing security processing demanded from the host equipment 220. After execution of security processing, the IC card chip 150 is not deactivated at the time of D= 0, but it maintains CPU121 at an active state. At the time of D= 1, CPU121 deactivates the IC card chip 150 after execution of security processing.

[0078] CPU121 can change the preset value of IC card control-parameter A, B, C, and D. CPU121 may change these preset values according to the contents of security processing, or a result, and may change these preset values ignited by reception of the memory card command from host equipment. CPU121 carries out the light of these preset values to the flash memory chip 130, and when required, it can also lead and use these preset values from the flash memory chip 130. These preset values are shown as the IC card control parameter 2111 in drawing 21. The time and effort anew set up whenever it can hold these preset values and MMC110 is activated, even if MMC110 is deactivated by this can be saved.

[0079] Drawing 9 is a flow chart which shows the procedure of the first IC card initialization processing. initialization processing — starting (901) — IC card control-parameter A checks in 0 first (902). If it becomes A=0, initialization processing will be ended as it is (908). If it is not A= 0, cold reset of the IC card chip 150 will be carried out (903). Next, IC card control-parameter A checks in 1 (904). Initialization processing will be ended if it becomes A=1 (908). If it is not A= 1, configuration of the IC card chip 150 will be performed (905). Next, IC card control-parameter A checks in 2 (906). Initialization processing will be ended if it becomes A=2 (908). If it is not A= 2, the IC card chip 150 will be deactivated (907). And initialization processing is ended (908).

[0080] Drawing 10 is a flow chart which shows the procedure of the second IC card initialization processing. initialization processing — starting (1001) — IC card control-parameter B checks in 0 first (1002). If it becomes B=0, initialization processing will be ended as it is (1013). If it is not B= 0, it will check in B= 1 (1003). If it becomes B=1, IC card control-parameter A will check in 0 or 3 (1004). A — 0 — or if it becomes three, cold reset of the IC card chip 150 will be carried out (1005), and it will move to Step 1007. A — 1 — or if it becomes two, the IC card chip 150 will be warm reset (1006), and it will move to Step 1007. In Step 1007, IC card control-parameter C checks in 1. Initialization processing will be ended if it becomes C=1 (1013). If it is not C= 1, it will move to Step 1009. If it is not B= 1 in Step 1003, B will check in 2 (1008). If it becomes B=2, it will move to Step 1009. If it is not B= 2, IC card control-parameter A will check in 0 or 3 (1011). A — 0 — or initialization processing will be ended if it becomes three (1013). A — 1 — or if it becomes two, it will move to Step 1012. Configuration of the IC card chip 150 is performed at Step 1009. And IC card control-parameter C checks in 2 (1010). Initialization processing will be ended if it becomes C=2 (1013). If it is not C= 2, it will move to Step 1012. The IC card chip 150 is deactivated at Step 1012. And initialization processing is ended (1013).

[0081] Drawing 11 is the figure which expressed briefly the signal wave form of the external terminal of the IC card chip 150, when the IC card chip 150 is a non-active state and the first IC card

initialization processing or the second IC card initialization processing is performed. Drawing 12 is the figure which expressed briefly the signal wave form of the external terminal of the IC card chip 150, when the IC card chip 150 is an active state and the second IC card initialization processing is performed. In drawing 11 and drawing 12, the direction of time is taken on the right from the left, and the signal observed toward a lower line with the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I/O terminal 157 from the upper line is expressed. A lateral dashed line expresses the standard (L level) of each signal.

[0082] In drawing 11, 1102 expresses the signal wave form of the cold reset shown in drawing 3. In drawing 12, 1202 expresses the signal wave form of the warm reset shown in drawing 4. In drawing 11 and drawing 12, the 1st setting command processings 1104a and 1204a, the 2nd setting command processings 1104b and 1204b, and the Nth setting command processings 1104c and 1204c express the signal wave form of the IC card command processing shown in drawing 5, respectively. The signal wave form of N setting command processings stands in a row, and the signal wave forms 1104 and 1204 of the configuration of the IC card chip 150 are constituted.

[0083] In drawing 11 and drawing 12, 1106 and 1206 express the signal wave form of the deactivation shown in drawing 6, respectively. In drawing 11 and drawing 12, the dashed lines 1101, 1103, 1105, 1107, 1201, 1203, 1205, and 1207 of a lengthwise direction express respectively specific time. The time in front of cold reset and 1201 1101 The time before warm reset, The time which has 1103 between in front of configuration after cold reset, the time which has 1203 between in front of configuration after warm reset, the time which has 1105 and 1205 in between before deactivation after configuration, and 1107 and 1207 are the time after deactivation.

[0084] With reference to drawing 11, the signal wave form at the time of the first IC card initialization processing execution is shown. When IC card control-parameter A is 0, it is changeless to a signal wave form. At the time of A= 1, it becomes a signal wave form of the range from the time 1101 to the time 1103. At the time of A= 2, it becomes a signal wave form of the range from the time 1101 to the time 1105. At the time of A= 3, it becomes a signal wave form of the range from the time 1101 to the time 1107.

[0085] With reference to drawing 11, the signal wave form at the time of the second IC card initialization processing execution in case IC card control-parameter A is 0 or 3 is shown. When IC card control-parameter B is 0, it is changeless to a signal wave form. At the time of B= 1 and the IC card control parameter C= 1, it becomes a signal wave form of the range from the time 1101 to the time 1103. At the time of B= 1 and C= 2, it becomes a signal wave form of the range from the time 1101 to the time 1105. At the time of B= 1 and C= 3, it becomes a signal wave form of the range from the time 1101 to the time 1107.

[0086] With reference to drawing 12, the signal wave form at the time of the second IC card initialization processing execution in case IC card control-parameter A is 1 or 2 is shown. When IC card control-parameter B is 0, it is changeless to a signal wave form. At the time of B= 1 and the IC card control parameter C= 1, it becomes a signal wave form of the range from the time 1201 to the time 1203. At the time of B= 1 and C= 2, it becomes a signal wave form of the range from the time 1201 to the time 1205. At the time of B= 1 and C= 3, it becomes a signal wave form of the range from the time 1201 to the time 1207. At the time of B= 2 and C= 2, it becomes a signal wave form of the range from the time 1203 to the time 1205. At the time of B= 2 and C= 3, it becomes a signal wave form of the range from the time 1203 to the time 1207. At the time of B= 3, it becomes a signal wave form of the range from the time 1205 to the time 1207.

[0087] Drawing 13 is a flow chart which shows a procedure in case CPU121 performs security processing which the host equipment 220 required by the IC card chip 150 in Step 712 of drawing 7. security processing — starting (1301) — the IC card chip 150 confirms first whether to be a non-active state (1302). If it is a non-active state, cold reset of the IC card chip 150 will be carried out (1303), and it will move to Step 1306. If it is an active state, it will move to Step 1304. In Step 1304, before publishing an IC card command to the IC card chip 150, it is confirmed whether it is necessary to re-reset the IC card chip 150. If there is necessity, the IC card chip 150 will be warm reset (1305), and it will move to Step 1306. If there is no necessity, it will move to Step 1306. In Step 1306, it is confirmed whether it is necessary to perform configuration of the IC card chip 150. If there is necessity, configuration of the IC card chip 150 will be performed (1307), and it will move to Step 1308. If there is no necessity, it will move to Step 1308. In Step 1308, the frequency F2 of the clock signal supplied to CLK2 terminal of the IC card chip 150 is set up. And CPU121 publishes a security command to the IC card chip 150, and the IC card chip 150 processes it (1309). It depends for the processing time of a security command on the clock frequency F2.

[0088]Next, it is judged whether the processing was successful by the IC card response which the IC card chip 150 outputs (1310). If it is a success, it will move to Step 1311. If it is failure, it will move to Step 1312. In Step 1311, it is confirmed whether all the security commands that should be published to the IC card chip 150 were completed. If there is still a security command which should be published, it will move to Step 1304. If all the security commands that should be published are completed, it will move to Step 1314. In Step 1312, it is judged whether it is possible to retry the security command which went wrong. If it can retry, retry setting out will be performed (1313) and it will move to Step 1304. Retry setting out is that CPU121 prepares again the security command which should be retried, and its associated data. If it cannot retry, it will move to Step 1314. This means what the security processing which the host equipment 220 required went wrong. IC card control-parameter D is checked in Step 1314. If it becomes D=1, the IC card chip 150 will be deactivated (1315) and security processing will be ended (1316). If it is not D= 1, security processing will be ended, maintaining the IC card chip 150 at an active state (1316).

[0089]In the flow chart of drawing 13, Step 1308 was located just before Step 1309 so that the clock frequency F2 could be changed according to the kind of security command published at Step 1309, but Step 1308 may be in the other position.

[0090]As one of the factors which validate the method of attacking the conventional IC card, it is raised that direct supply of the driving clock of an IC card is carried out from an external contact. Since a driving clock is under control of a contact, in a timing analysis or power difference part analysis, acquisition of the timing of IC card internal processing becomes easy in measurement of an electrical signal. On the other hand, in failure use analysis, generating of the arithmetic error by supply of an unusual driving clock becomes easy. On the other hand, according to this invention, when performing security processing by the IC card chip 150 by MMC110 inside, the host equipment 220 cannot carry out direct supply of the driving clock of the IC card chip 150. CPU121 can set up freely the frequency F2 of the clock supplied to the IC card chip 150. The security processing which corresponded to the processing performance which the host equipment 220 requires flexibly by this is realizable. What is necessary is to set up the frequency F2 highly, if security processing with the high-speed host equipment 220 is required, to set up the frequency F2 low, if low power consumption is required, or just to stop a clock moderately.

[0091]CPU121 can set up freely the supply start timing of not only the frequency F2 but a clock, and supply interruption timing. By changing these at random, the attacking method called the timing analysis, power difference part analysis, and failure use analysis to the IC card chip 150 can be made difficult. Since the timing analysis assumes that an aggressor can measure the processing time of one cipher processing correctly, as the measure, it is effective to prevent an aggressor from performing processing time Measurement Division correctly. The Reason a timing analysis becomes difficult by this invention is because the host equipment 220 cannot measure correctly the length of the time when the IC card chip 150 is processing the IC card command. It is effective to make the information about the execution timing and an order of processing undetectable from the exterior as a measure against power difference part analysis. Why power difference part analysis becomes difficult by this invention, It is because detection of the contents of the time when the IC card command was published, and the published IC card command, and an order (when performing security processing, combining an IC card command two or more) of the published IC card command becomes difficult for the host equipment 220. If operating environment detecting circuits, such as a clock, voltage, and temperature, are carried in an IC card and abnormalities are detected as a measure against failure use analysis, the method of making processing into a stop or use impossible is effective. The Reason failure use analysis becomes difficult by this invention is that that the CLK2 control circuit 127 does not supply an unusual driving clock to the IC card chip 150 prevents that the host equipment 220 makes the IC card chip 150 generate an arithmetic error.

[0092]CPU121 may change the preset value of the frequency F2 of the clock supplied to the IC card chip 150, supply start timing, and supply interruption timing according to the contents of security processing, or a result, and may change reception of the memory card command from host equipment as an opportunity. CPU121 carries out the light of these preset values to the flash memory chip 130, and when required, it can also lead and use these preset values from the flash memory chip 130. These preset values are shown as the CLK2 setup information 2113 in drawing 21. The time and effort anew set up whenever it can hold these preset values and MMC110 is activated, even if MMC110 is deactivated by this can be saved.

[0093]In a process (Steps 710-712 of drawing 7) after, as for drawing 14, the host equipment 220 publishes a security processing demand write command to MMC110 until security processing is

performed by the IC card chip 150, They are a signal wave form of the external terminal of MMC110 and the IC card chip 150, and the figure which expressed briefly access to the flash memory chip 130 by CPU121. In drawing 14, the direction of time is taken on the right from the left. The top lines are the contents of access to the flash memory chip 130. The signal observed toward a lower line with the VCC1 terminal 144, the CMD terminal 142, the CLK1 terminal 145, the DAT terminal 147, the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I/O terminal 157 from the line of the second line is expressed from a top. A lateral dashed line expresses the standard (L level) of each signal.

[0094]A process after the host equipment 220 publishes a security processing demand write command to MMC110 with reference to drawing 14 until security processing is performed by the IC card chip 150 is explained. First, the host equipment 220 transmits a security processing demand write command to the CMD terminal 142 (1401). Next, the host equipment 220 receives the response of a security processing demand write command from the CMD terminal 142 (1402). This response tells that MMC110 received the command to the host equipment 220, and is not an executed result of security processing. Next, the host equipment 220 transmits a security processing demand to the DAT terminal 147 (1403). A security processing demand is host data containing the contents and the data which should be processed of security processing. Next, MMC110 sets the DAT terminal 147 to L level (1404). It is shown in the host equipment 220 that MMC110 is a busy state by this. Next, CPU121 publishes the command which carries out the light of the security processing demand which received from the host equipment 220 to the flash memory chip 130 (1405). By carrying out the light of the security processing demand to the flash memory chip 130, CPU121 can save the amount of consumption of the work memory of CPU121 inside in the processing (Step 711 of drawing 7) which describes a security processing demand according to IC card command format. This is effective when the data size of a security processing demand is large.

[0095]The security processing demand by which the light was carried out to the flash memory chip 130 is stored in the security processing buffer space 2114 in drawing 21. The write command issue 1405 is not indispensable operation. The light processing term 1406 expresses the period when the flash memory chip 130 is performing light processing of a security processing demand. The security processing 1407 expresses the signal wave form of the security processing by the IC card chip 150. It depends for this signal wave form on the transition process of the flow chart of drawing 13. The security processing 1407 can be made to overlap the light processing term 1406. Generally, since the light processing term 1406 of the flash memory chip 130 is an order of a ms, it is effective for shortening of the overall processing time of security processing to make the security processing 1407 overlap. During execution of the security processing 1407, the read/write 1408 leads a security processing demand from the flash memory chip 130, or shows access which carries out the light of the calculation result which the IC card chip 150 outputted to the flash memory chip 130. This access can save the amount of consumption of the work memory of CPU121 inside. This is effective when the data size of a security processing demand or a security processing result is large. The read/write 1408 is not indispensable. If the security processing 1407 is completed, MMC110 will set the DAT terminal 147 to H level (1409). It is shown in the host equipment 220 that security processing completed MMC110 by this.

[0096]Drawing 15 is a figure showing an example of the signal wave form of the security processing 1407 in drawing 14. In drawing 15, the direction of time is taken on the right from the left. The top lines are the contents of access to the flash memory chip 130. The signal observed toward a lower line with the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I/O terminal 157 from the line of the second line is expressed from a top. A lateral dashed line expresses the standard (L level) of each signal. 1501 expresses the signal wave form of the cold reset shown in drawing 3, and 1504 expresses the signal wave form of the warm reset shown in drawing 4, 1502 and 1505 express the signal wave form of the configuration shown in drawing 11 (or drawing 12), 1503, and 1506 and 1507 express the signal wave form of the IC card command processing shown in drawing 5, and 1508 expresses the signal wave form of the deactivation shown in drawing 6. That the signal wave form shown in drawing 15 in the external terminal of the IC card chip 150 is observed, The flow chart of drawing 13 1301, 1302, 1303, 1306, 1307, 1308, 1309, 1310, 1311, 1304, 1305, 1306, 1307, 1308, 1309, 1310, 1311, 1304, 1306, 1308, 1309, It is a time of changing in order of 1310, 1311, 1314, 1315, and 1316.

[0097]Drawing 15 is referred to and access (read/write 1408) to the flash memory chip 130 by CPU121 under execution of the security processing 1407 of drawing 14 is explained. The security processing buffer space 2114 in drawing 21 is used for this access. The leads 1509, 1511, and 1512, It

is access which leads data required in order to build the IC card command which transmits to the IC card chip 150 in the security command processings 1503, 1506, and 1507, respectively from the flash memory chip 130. The light 1510 is access which carries out the light of the calculation result which the IC card chip 150 outputted in the security command processing 1503 to the flash memory chip 130. The light 1513 is access which summarizes the calculation result which the IC card chip 150 outputted in the security command processings 1506 and 1507 to the flash memory chip 130, and carries out a light. The leads 1509, 1511, and 1512 can be made to overlap access to the security command processings 1503 and 1506 and the IC card chip 150 before 1507, respectively. The lights 1510 and 1513 can be made to overlap access to the security command processing 1503 and the IC card chip 150 after 1507, respectively. These overlap is effective for shortening of the overall processing time of security processing. When the light unit of the flash memory chip 130 is large, the light of two or more calculation results can be collectively carried out like the light 1513. This reduces the number of times of a light to the flash memory chip 130, and it is effective in delaying degradation of the flash memory chip 130. The contents which carry out a light to the flash memory chip 130 in the lights 1510 and 1513 may be a security processing result which it is not limited to the calculation result itself which the IC card chip 150 outputted, but is returned to the host equipment 220 at Step 715 of drawing 7, or its part. In this case, Step 714 of drawing 7 or its part will be performed in Step 712.

[0098]In a process (Steps 713–715 of drawing 7) after, as for drawing 16, the host equipment 220 publishes a security processing result read command to MMC110 until MMC110 outputs a security processing result. They are a signal wave form of the external terminal of MMC110, and the figure which expressed briefly access to the flash memory chip 130 by CPU121. In drawing 16, the direction of time is taken on the right from the left. The top lines are the contents of access to the flash memory chip 130. The signal observed toward a lower line with the VCC1 terminal 144, the CMD terminal 142, the CLK1 terminal 145, and the DAT terminal 147 from the line of the second line is expressed from a top. A lateral dashed line expresses the standard (L level) of each signal.

[0099]A process after the host equipment 220 publishes a security processing result read command to MMC110 with reference to drawing 16 until MMC110 outputs a security processing result is explained. First, the host equipment 220 transmits a security processing result read command to the CMD terminal 142 (1601). Next, the host equipment 220 receives the response of a security processing result read command from the CMD terminal 142 (1602). This response tells that MMC110 received the command to the host equipment 220, and is not a security processing result. Next, MMC110 sets the DAT terminal 147 to L level (1603). It is shown in the host equipment 220 that MMC110 is a busy state by this. Next, CPU121 leads the calculation result which the IC card chip 150 outputted from the security processing buffer space (2114 of drawing 21) of the flash memory chip 130 (1604). CPU121 builds a security processing result based on this, and MMC110 outputs a security processing result to the DAT terminal 147 (1605). When Step 714 of drawing 7 or its part is performed in Step 712, at Step 1604, a security processing result or its part is led from the security processing buffer space (2114 of drawing 21) of the flash memory chip 130. Step 1604 is unnecessary, when building a security processing result without using the security processing buffer space (2114 of drawing 21) of the flash memory chip 130.

[0100]When a problem occurs in MMC110 which its user before providing the user of a security system with MMC110 owns, the manufacturer and administrator of MMC110, It is necessary to write various initial datas in the IC card chip 150 built in MMC110, or to test the IC card chip 150. In order to improve the convenience of these operations by the manufacturer and administrator of MMC110, MMC110 has an interface function which assigns the external terminal of the IC card chip 150 to the MMC external terminal 140. Thereby, the access signal to the IC card chip 150 as shown by drawing 3 – drawing 6 transmits and receives directly from the MMC external terminal 140. Such operational mode of MMC110 is hereafter called interface direct communication mode in distinction from the operational mode based on MMC specification.

[0101]Interface direct communication mode is explained in detail. Drawing 17 is a figure showing an example correspondence-related when assigning the external terminal of the IC card chip 150 to the MMC external terminal 140. In this example, assign the RST terminal 152 to the CS terminal 141, and the GND2 terminal 155 is assigned to the GND1 terminals 143 and 146, The VCC2 terminal 151 is assigned to the VCC1 terminal 144, the CLK2 terminal 153 is assigned to the CLK1 terminal 145, and the I/O terminal 157 is assigned to the DAT terminal 147. At this time, as for the CS terminal 141 and the CLK1 terminal 145, an input terminal and the DAT terminal 147 function as input/output terminals.

[0102]Operational mode can be moved to interface direct communication mode, or MMC110 can return it to the operational mode based on MMC specification from interface direct communication mode, if a specific memory card command is received. The memory card command which returns hereafter the memory card command which moves operational mode to interface direct communication mode to a direct communication-ized command, and returns operational mode to the usual state from interface direct communication mode is called a return command. With reference to drawing 1, the MMCI/F control circuit 123, If it is connected with the VCC2 control circuit 126, the CLK2 control circuit 127, and the IC card I/F control circuit 128 and MMC110 receives a direct communication-ized command from the host equipment 220, terminal allotment shown by drawing 17 with directions of CPU121 will be performed. If MMC110 receives a return command from the host equipment 220, the terminal allotment shown by drawing 17 with directions of CPU121 will be canceled, and MMC110 will return to the operational mode based on MMC specification.

[0103]In interface direct communication mode, since the direct access of the host equipment 220 can be carried out to the IC card chip 150, it is necessary to make to be able to use interface direct communication mode from a viewpoint of security only into the limited person. So, transmission of the password which is not known by the general user is needed for issue of a direct communication-ized command. Unless a right password is entered, interface direct communication mode cannot be used.

[0104]The host equipment 220 moves drawing 18 from the operational mode based on MMC specification in the operational mode of MMC110 to interface direct communication mode, It is a flow chart which shows procedure until it carries out direct access to the IC card chip 150 and returns the operational mode of MMC110 to the operational mode again based on MultiMediaCard specification after that. The host equipment 220 starts processing (1801) and publishes a direct communication-ized command to MMC110 first (1802). The password transmitted by the direct communication-ized command checks MMC110 in the right (1803). Processing will be ended, if right and wrong [move and] to Step 1804 (1810). In Step 1804, CPU121 carries out cold reset of the IC card chip 150. And terminal allotment shown by drawing 17 is performed, and an interface is direct-communication-ized (1805). From this time, direct access of the host equipment 220 is carried out to the IC card chip 150 (1806). The host equipment 220 ends the direct access to the IC card chip 150, and when returning the operational mode of MMC110 to the operational mode again based on MMC specification, a return command is published to MMC110 (1807). Then, CPU121 cancels the terminal allotment shown by drawing 17, and MMC110 returns to the operational mode based on MMC specification (1808). And CPU121 deactivates the IC card chip 150 (1809). Above, processing is ended (1810).

[0105]Drawing 19 is the figure which expressed briefly the signal wave form of the external terminal of MMC110 and the IC card chip 150 in the process of Steps 1801-1806 of drawing 18. In drawing 19, the direction of time is taken on the right from the left. The signal observed toward a lower line with the VCC1 terminal 144, the CMD terminal 142, the CLK1 terminal 145, the DAT terminal 147, the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I/O terminal 157 from the upper line is expressed. A lateral dashed line expresses the standard (L level) of each signal. 1905 shows the signal wave form of the cold reset of drawing 3. The mode transition time 1906 expresses the time from which operational mode moves to interface direct communication mode.

[0106]With reference to drawing 19, the process which the host equipment 220 moves the operational mode of MMC110 from the operational mode based on MMC specification to interface direct communication mode, and carries out direct access to the IC card chip 150 is explained. 3V (standard voltage of the VCC2 terminal 151) is supplied to the VCC1 terminal 144 of MMC110. If the host equipment 220 inputs a direct communication-ized command into the CMD terminal 142 (1901), the response of a direct communication-ized command will be outputted from the CMD terminal 142 (1902). This response tells that MMC110 received the command to the host equipment 220. Next, the host equipment 220 enters a password into the DAT terminal 147 (1903). MMC110 outputs L level to the DAT terminal 147 after password input (1904), and it is shown in the host equipment 220 that it is a busy state. Between busy states, CPU121 carries out cold reset of the IC card chip 150 (1905). And in the mode transition time 1906, operational mode is moved to interface direct communication mode. At this time, the DAT terminal 147 will be from L level in a high impedance state. Thereby, the host equipment 220 can know release of a busy state. From this time, direct access of the host equipment 220 is carried out to the IC card chip 150. For example, if a clock is supplied to the CLK1 terminal 145 (1907), the clock will be supplied to the CLK2 terminal 153 (1908). If an IC card command is transmitted to the DAT terminal 147 (1909), the IC card command will be transmitted to the I/O terminal 157 (1910).

[0107]Drawing 20 is the figure which expressed briefly the signal wave form of the external terminal of

MMC110 and the IC card chip 150 in the process of Steps 1807-1810 of drawing 18. In drawing 20, the direction of time is taken on the right from the left. The signal observed toward a lower line with the VCC1 terminal 144, the CMD terminal 142, the CLK1 terminal 145, the DAT terminal 147, the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I/O terminal 157 from the upper line is expressed. A lateral dashed line expresses the standard (L level) of each signal. The mode return time 2003 expresses the time when operational mode returns from interface direct communication mode to the operational mode based on MMC specification. 2004 shows the signal wave form of deactivation of drawing 6.

[0108]With reference to drawing 20, the host equipment 220 explains the process in which the operational mode of MMC110 is returned to the operational mode based on MMC specification from interface direct communication mode. 3V (standard voltage of the VCC2 terminal 151) is supplied to the VCC1 terminal 144 of MMC110. If the host equipment 220 inputs a return command into the CMD terminal 142 (2001), the response of a return command will be outputted from the CMD terminal 142 (2002). This response tells that MMC110 received the command to the host equipment 220. And in the mode return time 2003, MMC110 outputs L level to the DAT terminal 147, shows that it is a busy state to the host equipment 220, and returns operational mode to the operational mode based on MMC specification simultaneously with it. Between busy states, CPU121 deactivates the IC card chip 150 (2004). And it is shown in the host equipment 220 that MMC110 made the DAT terminal 147 the high impedance state (2005), and processing of the return command completed it. The host equipment 220 cannot carry out direct access to the IC card chip 150 after this. When the host equipment 220 transmits a certain memory card command to the CMD terminal 142, supplying a clock to the CLK1 terminal 145, the clock signal (2006) does not get across to the IC card chip 150. Although the clock signal which the host equipment 220 supplies to the CLK1 terminal 145 in 2001 and 2002 gets across also to the CLK2 terminal 153 of the IC card chip 150, Since the DAT terminal 147 is a high impedance state, the IC card chip 150 does not recognize an IC card command accidentally.

[0109]In drawing 21, the information which shows the advancing situation of the security processing by the IC card chip 150 is stored in the security processing status areas 2116. CPU121 can update this information during execution of security processing. For example, if CPU121 leads and refers to this information at the time of resumption of current supply when the current supply of MMC110 stops in the middle of security processing, it can resume from the stage which interrupted security processing.

[0110]MMC110 in this invention can aim at improvement in the speed of processing, and shortening of processing time by processing simultaneously with two or more chips among three, the controller chip 120, the flash memory chip 130, and the IC card chip 150. Operation of the parallel processing which can be hereafter performed by MMC110 which applied this invention is explained. Drawing 27 is the flow chart which showed the procedure of the data read processing which can be processed in parallel. Host equipment 220 and MMC110 ends initial setting so that command processing after powering on can be performed, and it has become the waiting state 2701 and the waiting state 2719 respectively. If the host equipment 220 transmits the first command to the CMD terminal 142 of MMC110 (2702), MMC110 will receive the first command (2709) and will return the first response (2710). Here, a response is data which MMC110 which received the command returns to the host equipment 220. Since it is data which will be returned if a command is only received, it does not mean that the execution that whose a response is returned it is a command was completed.

[0111]The controller chip 120 of MMC110 interprets the first command, emits control instruction to the flash memory chip 130 or the IC card chip 150, and starts the first processing (2715). The host equipment 220 will transmit the second command, if the first response is received (2704). Performing the first processing, from the host equipment 220, the controller chip 120 of MMC110 receives the second command, and returns (2705) and the second response (2712). The controller chip 120 interprets the second command and performs the second processing (2713).

[0112]The second command judges and sets up the command which can be processed simultaneously with the first command beforehand with the host equipment 220. The judgment of the command which can be processed simultaneously may be performed by the controller chip 120. Hereafter, the command which can be executed simultaneously is called the command in which parallel execution is possible. It is a command which accesses the chip with which the command which accesses the flash memory chip 130 differed from the command etc. which access the IC card chip 150 as a command in which parallel execution is possible, for example. For example, the command which performs processing which the command which reads music data from the flash memory chip 130 is equivalent to the first command, and decrypts the enciphered data is equivalent to the second command.

[0113]After the first processing is completed, the controller chip 120 transmits the first data to the host equipment 220 (2716). Then, the second data is transmitted (2714). With the controller chip 120 of MMC110, and the host interface 223 of the host equipment 220, distinction of the first data and the second data adds identification information to data, and a management judgment is made. Hereafter, the data which added identification information is called data.

[0114]When the host equipment 220 publishes the command in which parallel execution is possible as the third command while transmission of the first processing was completed and carrying out the second processing, the controller chip 120 interprets the command of the third command in accordance with execution of the second processing, and performs the third processing (2717). If the first command is a command which requires mass data (stream data etc.), the third processing will be performed (2717) and waiting and the third data will be transmitted for the end of transmission of the second data (2718). After that, if there is no command, MMC110 will be from the host equipment 220 in a waiting state (2719). The host equipment 220 will be in a waiting state, if required data is received from MMC110 (2701).

[0115]Drawing 28 is a command when carrying out parallel processing of the read command, data flow, and a figure showing processing along with a time-axis. The host equipment 220 transmits the first command to the CMD terminal 142 of MMC110 (2702). The controller chip 120 interprets the first command and gives control instruction to the flash memory chip 130. During the first processing (2715), the host equipment 220 transmits to the CMD terminal 142 of MMC110 by making into the second command the command in which parallel execution is possible (2704). The controller chip 120 interprets the second command, gives control instruction to the IC card chip 150, and performs the second processing (2713). MMC110 transmits data in order like the first data 2803 and the second data 2804. When the host equipment 220 publishes the command which accesses the flash memory chip 130 as the third command during the second processing (2713) (2801), the controller chip 120 gives control instruction to a flash memory chip. MMC110 waits for the end of transmission of the second data 2804, and transmits the third data 2805. The command to which the first command sends large capacity data (stream data etc.) may be sufficient as the third data 2805. In that case, there may not be issue (2801) of the third command and a signal of the third response (2802). The flash memory chip 130 may be the IC card chip 150 as an object with which the controller chip 120 takes out control instruction, and the above contents of processing may be when reverse like the flash memory chip 130 in the IC card chip 150.

[0116]Drawing 29 is a figure showing the flow of the data write processing which can be processed in parallel. Host equipment 220 and MMC110 ends initial setting so that command processing after powering on can be performed, and it has become the waiting state 2901 and the waiting state 2910 respectively. The host equipment 220 transmits the first command to the CMD terminal 142 of MMC110 (2902). MMC110 receives the first command (2911), returns the first response (2912), receives the first data simultaneously (2913), and is prevented from transmitting data from the data terminal 147. This is called a busy state below. After MMC110 receives data from the host equipment 220, it is not necessary to make it into a busy state. Step 2913 which receives the first data may not be simultaneous with the first response (2912).

[0117]The host equipment 220 receives the first response (2903), and transmits to the CMD terminal 142 by making into the second command the command in which parallel execution is possible (2904). If MMC110 receives the second command (2914) and the first data is received from the host equipment 220 (2913), it will receive, it transmits the second response (2915), and starts the second processing (2920). If it is a data busy state, it will carry out to the address selection performed by the second processing, and will wait for the second data transfer. The second processing may continue the processing in which not only an address selection chisel but execution is possible. The host equipment 220 receives the second response (2905), waits for release of a busy state, and transmits the second data (2907). When the first command transmits large capacity data (stream data etc.), MMC110 starts the third processing during the second processing (2920) (2921), and waits for the third data transfer (2908). If a busy state is canceled, MMC110 will receive the third data (2918) and will continue the third processing. After that, if there is no command, MMC110 will be from the host equipment 220 in a waiting state (2910). The host equipment 220 will be in a waiting state, if it finishes transmitting data required for MMC110 (2901).

[0118]Drawing 30 is a figure showing a command when carrying out parallel processing of the write command, data flow, and processing along with a time-axis. The host equipment 220 transmits the first command that carries out the light of the data to the flash memory chip 130 to the CMD terminal 142 of MMC110 (2902), and transmits waiting (2903) and the first data for the first response (3003).

MMC110 will transmit the first response, if the first command is received (2903), it will give control instruction to the flash memory chip 130 (the first processing 2916), and will be in a busy state. It is not necessary to make it a busy state here. The host equipment 220 transmits the second command that transmits data to the IC card chip 150 as a command in which parallel execution is possible, transmitting the first data 3003 (2904). The host equipment 220 receives the second response (2905), waits for release of a busy state, and transmits the second data 3004. The controller chip 120 gives control instruction to the IC card chip 150, starts the second processing, and waits for the second data 3004. The host equipment 220 will transmit the second data 3004 transmitted to the IC card chip 150, if a busy state is canceled.

[0119]MMC110 will be in a busy state, if the second data is received (2917). The issue of the third command, then (3001) which the host equipment 220 accesses at the flash memory chip 120 while the IC card chip 150 processes (2920 in the second processing), MMC110 transmits the third response (3002), and the controller chip 120 gives control instruction to a flash memory chip, and starts the third processing (2921). The host equipment 220 waits for release of a busy state, and transmits the third data (3005). When the first command that accesses the flash memory chip 130 transmits large capacity data (stream data etc.), Waiting for release of the busy state under processing of the IC card chip 150 (the second processing 2920), the host equipment 220 transmits the third data 3005 to the flash memory chip 130. MMC110 receives the third data 3005, gives control instruction to the flash memory chip 130, and performs the third processing.

[0120]The flash memory chip 130 may be the IC card chip 150 as an object with which the controller chip 120 takes out control instruction, and the above contents of processing may be when reverse like the flash memory chip 130 in the IC card chip 150.

[0121]Drawing 31 is a figure showing processing of a command in which the data which can be processed in parallel is not transmitted. Host equipment 220 and MMC110 ends initial setting so that command processing after powering on can be performed, and it has become the waiting state 3101 and the waiting state 3110 respectively. The host equipment 220 transmits the first command to the CMD terminal 142 of MMC110 (3102). MMC110 receives the first command (3111), transmits the first response to the host equipment 220 (3112), and starts the first processing (3116). The host equipment 220 will transmit the command in which parallel execution is possible as the second command, if the MMC110 to first response is received (3103) (3104). If the second command is received (3113), MMC110 will transmit the second response to the host equipment 220 (3114), and will perform the second processing (3115). After the post-processing finishes, the host equipment 220 will be in the waiting state 3101, and MMC110 will be in the state of the waiting state 3110.

[0122]Drawing 32 is a figure showing processing in case the command which does not transmit the data which can be processed in parallel performs along with a time-axis. The host equipment 220 transmits the first command that accesses the flash memory chip 130 which does not perform data transfer for the CMD terminal 142 of MMC110 (3102). MMC110 receives the first command (3111), and the controller chip 120 gives control instruction to the flash memory chip 130, and starts the first processing (3114). The host equipment 220 receives the first response (3103), and transmits the second command that accesses the IC card chip 150 which does not perform data transfer for the CMD terminal 142 of MMC10 (3104). MMC110 receives the second command (3113), and the controller chip 120 gives control instruction to the IC card chip 150, and performs the second processing (3115). The host equipment 220 transmits to the CMD terminal 142 of MMC110 by making into the third command the command which can be executed only by the internal processing of the controller chip 120 (3201). MMC110 receives the third command and performs the third processing (3203). At this time, the first processing and the second processing may be [be / it] under execution.

[0123]In the above processing, 2 processings of a throat may be sufficient as the first command and the second command among the processing which accesses the flash memory chip 130, the processing which accesses the IC card chip 150, and 3 processings of the internal processing of the controller chip 120. The command which performs same processing by the command which a continuation command can execute only by the internal processing of the controller chip 120 may validate only the command published later.

[0124]Drawing 33 is a figure showing the flow of processing of a command without the data read processing and data transfer which can be processed in parallel. Host equipment 220 and MMC110 ends initial setting so that command processing after powering on can be performed, and it has become the waiting state 3301 and the waiting state 3310 respectively. The host equipment 220 transmits the first command to the CMD terminal 142 of MMC110 (3302). MMC110 receives the first

command (3311), transmits the first response to the host equipment 220 (3312), and starts the first processing (3316). The host equipment 220 receives the first response (3303), and transmits the command in which parallel execution is possible as the second command (3304). MMC110 receives the second command (3313) and returns the second response (3314). The first data is transmitted from the DAT terminal 147 between them (3317), and the second processing is started (3315). The host equipment 220 receives the first data (3306), and receives the second response (3305). The host equipment 220 transmits the third command as a command in which parallel processing is possible (3307). MMC110 receives the third command (3318) and returns the third response (3319). The host equipment 220 carries out the third response reception (3308). MMC110 performs the third processing 3120 and transmits the second data (3321). The host equipment 220 receives the second data (3309). If there is no command executed after that, the host equipment 220 will be in the waiting state 3301, and MMC110 will be in the waiting state 3310.

[0125]Drawing 34 is a figure showing the flow of processing of a command without the data read processing and data transfer which can be processed in parallel along with a time-axis. The host equipment 220 transmits the first command that accesses the flash memory chip 120 to the command terminal 142 of MMC110 (3302). MMC110 returns the first response (3303), and the controller chip 120 gives control instruction to the flash memory chip 130, and starts the first processing (3317). The host equipment 220 transmits the second command that accesses the IC card chip 150 without the data transfer in which parallel execution is possible (3304). MMC110 receives the second command (3313), the second response is returned (3305), and the controller chip 120 gives control instruction to the IC card chip 150, and starts the second processing (3315). MMC110 transmits the first data 3403 to the host equipment 220, after the first processing is completed (3316). The host equipment 220 receives the first data (3306), and transmits the third command that accesses the flash memory chip 130 in which parallel processing is possible (3307). MMC110 returns the third response (3308), and the controller chip 120 performs the third processing (3320), and transmits the second data (3405).

[0126]The flash memory top 130 may be the IC card chip 150, and reverse may be sufficient as the above processing like the flash memory chip 130 in the IC card chip 150. The command which performs internal processing of the controller chip 120 may be sufficient as the command without data transfer. In the case of the command to which the first command transmits large-capacity-data (stream data etc.), the third command does not need to be published.

[0127]Drawing 35 is a figure showing the flow of processing of a command without the data write processing and data transfer which can be processed in parallel. Host equipment 220 and MMC110 ends initial setting so that command processing after powering on can be performed, and it has become the waiting state 3501 and the waiting state 3510 respectively. The host equipment 220 transmits the first command to the CMD terminal 142 of MMC110 (3502). MMC110 receives the first command (3511) and transmits the first response to the host equipment 220 (3512). The host equipment 220 receives the first response (3503), transmits the command in which parallel execution is possible as the second command (3504), and transmits the first data (3505). MMC110 receives the second command (3513) and returns the second response (3514). The first data will be received and it will be from the DAT terminal 147 in a busy state (3516) in the meantime. If the first data is received (3516), MMC110 will start the first processing (3517) and will start the second processing (3515). The host equipment 220 will transmit the third command, if a busy state is canceled (3507). MMC110 returns the third response (3519). The host equipment 110 will transmit the second data, if the third response is received (3508) (3509). MMC110 will receive the second data (3520), will be in a busy state, and performs the third processing (3521). After processing is completed, the host equipment 220 will be in the waiting state 3501, and MMC110 will be in the waiting state 3510, after processing is completed. By the above processing, MMC110 does not need to be in the busy state after data receiving.

[0128]Drawing 36 is a figure showing the flow of processing of a command without the data write processing and data transfer which can be processed in parallel along with a time-axis. The host equipment 220 transmits the first command that accesses the flash memory chip 130 (3502). MMC110 returns the first response (3503) and carries out it the first data receiving (3505), and the controller chip 120 will give control instruction to the flash memory chip 130, will start the first processing (3517), and will be in a busy state. The host equipment 220 transmits the second command that accesses the IC card chip 150 without the data transfer in which parallel execution is possible (3504). MMC110 receives the second command (3513) and returns the second response (3506). The controller chip 120 starts the second processing of a broth for control instruction to the

IC card chip 150 (3515). The host equipment 220 transmits after that the third command that waits to cancel a busy state and accesses it at the flash memory chip 130 (3507). MMC110 receives the third command (3518), returns the third response (3508) and receives the second data 3509 (3520). The controller chip 120 will give control instruction to the flash memory chip 130, will start the third processing, and will be in a busy state (3521).

[0129]By the above processing, the flash memory chip 130 may become conversely like the flash memory chip 130 in the IC card chip 150 at the IC card chip 150. The internal processing of the controller chip 120 may be sufficient as the processing without data transfer. MMC110 does not need to be in the busy state after data receiving. When the first command is a command which transmits large capacity data (stream data etc.), issue and the third response of the third command are not needed.

[0130]The above operation is composition like the SD card host equipment 2460, SD card 2410 and the memory stick host equipment 2560 which are shown by drawing 24 and drawing 25, and the memory stick 2510, In the case of the concurrent access of the IC card chip 150 in the SD card which lets a controller pass, the flash memory chip 2430 and the IC card chip 150 in a memory stick, and the flash memory chip 2530, it is the same.

[0131]As mentioned above, according to the command from a host, since parallel processing is possible at the flash memory chip 130, the IC card chip 150, and the controller chip 120, improvement in the speed and processing time can be shortened for processing. Therefore, authenticating processing at the time of pulling down money from a bank can be performed, reproducing music data using one MMC110.

[0132]According to the embodiment of this invention, in order not to carry out direct supply of the driving clock of an IC chip from the memory card exterior, processing time of an IC chip cannot be measured correctly, and the execution timing of processing and detection of an order become difficult. An unusual driving clock cannot be supplied but it becomes difficult to generate an arithmetic error. Therefore, the security to a timing analysis, power difference part analysis, and the failure use analysis attacking method improves.

[0133]According to the embodiment of this invention, the control system of an IC chip can be freely set up from the memory card exterior. For example, if the control system which made frequency of the driving clock of an IC chip high if high speed processing was required is set up and low power consumption is required, frequency of the driving clock of an IC chip can be made low, or the control system which stops the driving clock of an IC chip moderately can be set up. Therefore, the security processing which corresponded to the processing performance which a security system requires flexibly is realizable.

[0134]According to the embodiment of this invention, data required for the security processing by an IC chip and the information for managing an IC chip can be held to a flash memory. Therefore, the convenience of security processing can be raised.

[0135]According to the embodiment of this invention, the manufacturer and administrator of MMC can do direct access to the IC chip inside MMC. Therefore, initialization and a maintenance of the IC chip inside MMC are realizable by the same method as the conventional IC card.

[0136]When adding a security function to MMC provided with the flash memory chip according to the embodiment of this invention, by [which received attestation of security evaluator Seki beforehand] carrying out IC card chip addition loading, Since attestation of MMC by security evaluator Seki becomes unnecessary, the development cycle or manufacturing period of MMC is shortened.

[0137]According to the embodiment of this invention, according to the command from host equipment, since parallel processing is possible at a flash memory chip, IC card chip, and the controller chip 120, processing is accelerable.

[0138]

[Effect of the Invention]According to this invention, the effect of improving the security of memory storage is done so. Processing of memory storage can be made high-speed.

[Translation done.]

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号
特開2003-22216
(P2003-22216A)

(43)公開日 平成15年1月24日(2003.1.24)

(51)Int.Cl. ⁷	識別記号	F I	テ-マコード*(参考)
G 0 6 F 12/14	3 2 0	G 0 6 F 12/14	3 2 0 B 2 C 0 0 5
	3 1 0		3 1 0 K 5 B 0 1 7
B 4 2 D 15/10	5 0 1	B 4 2 D 15/10	5 0 1 B 5 B 0 3 5
	5 2 1		5 2 1
G 0 6 K 19/07		G 0 6 K 19/00	N
審査請求 未請求 請求項の数8 O L (全 36 頁)			

(21)出願番号 特願2001-207210(P2001-207210)

(22)出願日 平成13年7月9日(2001.7.9)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 幡野 富久

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(72)発明者 戸田 昭憲

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立マイクロソフトウェアシステム

ズ内

(74)代理人 100075096

弁理士 作田 康夫


最終頁に続く

(54)【発明の名称】 記憶装置

(57)【要約】

【課題】本発明は、マルチメディアカードの処理の高速化を図ることを目的とする。

【解決手段】本発明は、フラッシュメモリチップ130と、セキュリティ処理（暗号化や復号化等）を実行可能なICカードチップ150と、ホストからの要求に応じて、フラッシュメモリチップ及びICカードチップへのデータの読み書きを制御するコントローラチップ120とを備える。さらに、コントローラチップ120は、フラッシュメモリチップ130とICカードチップ150の両方にホストからの要求に応じて同時にアクセスする。



【特許請求の範囲】

【請求項 1】データを記憶するための記憶装置において、前記データを記憶可能な第 1 のメモリと、前記データを記憶可能でかつ前記データのセキュリティ処理を実行可能な第 2 のメモリと、

10 ホスト機器からのコマンドに基づいて、前記第 1 のメモリ又は前記第 2 のメモリを選択するコントローラとを有し、

前記ホスト機器から前記第 1 のメモリへのアクセスを実行している間に前記第 2 のメモリに対する前記ホスト機器からの第 2 のコマンドを受け付け、前記第 2 のコマンドに従う処理を実行することを特徴とする記憶装置。

【請求項 2】前記コントローラは、前記ホスト機器からのコマンドに前記データのセキュリティ処理に関する情報が含まれていた場合に、前記第 2 のメモリを選択する請求項 1 に記載の記憶装置。

【請求項 3】前記第 2 のメモリは、セキュリティ評価機関によって予め認証された IC チップであることを特徴とする請求項 1 に記載の記憶装置。

【請求項 4】前記認証済 IC チップは、該認証済 IC チップへ読み書きされるデータを暗号化又は復号化する手段を有することを特徴とする請求項 3 に記載の記憶装置。

【請求項 5】前記第 1 のメモリは、前記ホスト機器からのデータを記憶する第 1 の記憶領域と、前記第 2 のメモリに関するデータを記憶し、前記ホスト機器からのデータの読み出し又は書き込みの少なくとも 1 つが制限される第 2 の記憶領域とを有することを特徴とする請求項 4 に記載の記憶装置。

【請求項 6】前記コントローラは、前記第 2 の記憶領域に記憶されたデータを、前記第 2 のメモリへ転送する手段を有することを特徴とする請求項 5 に記載の記憶装置。

【請求項 7】前記コントローラは、前記第 2 の記憶領域に記憶されたデータに基づいて、前記第 2 のメモリを制御することを特徴とする請求項 6 に記載の記憶装置。

【請求項 8】コンテンツプロバイダによって発行されたセッション鍵によって暗号化された第一及び第二のコンテンツを記憶するメモリと、前記コンテンツプロバイダによって公開鍵によって暗号化されたセッション鍵と前記公開鍵に対応する秘密鍵とを記憶し、前記秘密鍵によって前記セッション鍵を復号化することが可能なメモリ付演算処理装置と、

ホストからのコマンドに応じて、前記メモリ付演算処理装置に前記第一のコンテンツに対応する前記セッション鍵の復号化させながら、既に復号化された前記第二のコンテンツに対応する前記セッション鍵によって前記メモリに記憶された前記第二のコンテンツを復号化し、復号化された前記コンテンツを前記ホストへ送信するコントローラとを備えた記憶装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、セキュリティ機能を搭載した記憶装置、その記憶装置が挿入可能なホスト機器、及びその記憶装置が挿入されたホスト機器に係り、特に、フラッシュメモリチップ及びコントローラを有するメモリカード及びそのメモリカードが挿入可能な装置及びそのメモリカードが挿入された端末装置に関する。

【0002】

【従来の技術】IC カードは、プラスチックカード基板中に IC（集積回路）チップを埋め込んだものであり、その表面に IC チップの外部端子を持つ。IC チップの外部端子には、電源端子、クロック端子、データ入出力端子などが含まれる。IC チップは、接続装置が外部端子から電源や駆動クロックを直接供給することによって動作する。

【0003】IC カードは、外部端子を通して端末機などの接続装置との間で電気信号を送受信することにより、接続装置と情報交換をおこなう。情報交換の結果として、IC カードは計算結果や記憶情報の送出、記憶情報の変更をおこなう。IC カードは、これらの動作仕様に基づいて、機密データ保護や個人認証などのセキュリティ処理を実行する機能を持つことができる。IC カードは、クレジット決済やバンキングなど機密情報のセキュリティが必要とされるシステムにおいて、個人識別のためのユーザデバイスとして利用されている。

【0004】

【発明が解決しようとする課題】セキュリティシステムにおいて利用される IC カードは、IC カード内部で秘密情報を用いて演算を行う際に、その秘密情報あるいはその秘密情報を推定できるような情報を IC カードの外部にももらさないように設計される必要がある。すなわち、耐タンパ性を持つことが必要とされる。このような外部にももらしてはならない秘密情報を解析する攻撃方法としては、タイミング解析、電力差解析、故障利用解析などが知られている。

【0005】タイミング解析は、暗号処理時間が秘密情報の内容に依存して異なる場合、その時間差を統計的に解析して秘密情報を推定する攻撃法である。暗号アルゴリズムを装置に実装する際、暗号の処理時間の短縮やプログラムサイズの縮小を目的として、秘密情報の内容に依存して不要となる処理をスキップしたり分岐処理を行ったりするような最適化が行われることがある。このような最適化を行った場合、暗号処理時間が秘密情報の内容に依存して異なる。そのため、処理時間を見ることで秘密情報の内容を推定できる可能性がある。

【0006】電力差解析は、暗号処理を実行している最中に、IC カードの電源端子から供給される電力を測定し、そこから消費電力の差分を解析することにより秘密情報を推定する攻撃法である。

【0007】故障利用解析は、IC カードの計算誤りを

利用した攻撃法である。ＩＣカードに一過性の故障あるいは他の機能に影響を与えない範囲の限定的な障害を与え、ＩＣカードに攻撃者の望む異常な処理を行わせる。例えば、ＩＣカードに高電圧を加えたり、瞬間的にクロック周波数や駆動電圧を変動させることにより故意にエラーを発生させた場合に得られる誤った計算結果と正しい計算結果から秘密情報が取得される可能性がある。

【０００８】したがって、ＩＣカードは、実用上、これらの攻撃法に対する対策手段を持たなければならない。

【０００９】本発明の目的は、セキュリティを向上した記憶装置を提供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するため、本発明は、データを記憶するための記憶装置において、データを記憶可能な第１のメモリと、データを記憶可能でかつデータのセキュリティ処理を実行可能な第２のメモリと、ホスト機器からのコマンドに基づいて、第１のメモリ又は第２のメモリを選択するコントローラと有し、ホスト機器から第１のメモリへのアクセスを実行している間に第２のメモリに対するホストからの第２の

20

コマンドを受け付け、第２のコマンドに従う処理を実行する構成とする。

【００１１】又、コントローラは、ホスト機器からのコマンドにデータのセキュリティ処理に関する情報が含まれていた場合に、第２のメモリを選択する構成でも良い。

【００１２】さらに、第２のメモリは、セキュリティ評価機関によって予め認証されたＩＣチップであることも考えられる。

【００１３】また、認証済ＩＣチップは、認証済ＩＣチップへ読み書きされるデータを暗号化又は復号化する手段を有する。

30

【００１４】また、第１のメモリは、ホスト機器からのデータを記憶する第１の記憶領域と、第２のメモリに関するデータを記憶し、ホスト機器からのデータの読み出し又は書き込みの少なくとも１つが制限される第２の記憶領域とを有する構成とすることもできる。

【００１５】さらに、コントローラは、第２の記憶領域に記憶されたデータを、第２のメモリへ転送する手段を有することもできる。

40

【００１６】また、コントローラは、第２の記憶領域に記憶されたデータに基づいて、第２のメモリを制御する構成を有しても良い。

【００１７】さらに、本発明の実施形態として、コンテンツプロバイダによって発行されたセッション鍵によって暗号化された第一及び第二のコンテンツを記憶するメモリと、コンテンツプロバイダによって公開鍵によって暗号化されたセッション鍵と公開鍵に対応する秘密鍵とを記憶し、秘密鍵によってセッション鍵を復号化することが可能なメモリ付演算処理装置と、ホスト機器からの

50

コマンドに応じて、メモリ付演算処理装置に第一のコンテンツに対応するセッション鍵の復号化させながら、既に復号化された第二のコンテンツに対応するセッション鍵によってメモリに記憶された第二のコンテンツを復号化し、復号化された第二のコンテンツをホスト機器へ送信するコントローラとを有する構成とする。

【００１８】

【発明の実施の形態】図２２は、本発明を適用したMultiMediaCard (MultiMediaCardは、Infineon Technologies AGの登録商標である。以下、「MMC」と略記する。)の内部構成を示した図である。MMC 110は、MMC仕様に準拠するのが好ましい。MMC 110は、MMC 110に接続されたホスト機器 220から発行されたMMC仕様に準拠したメモリカードコマンドに基づいて、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。

【００１９】ホスト機器 220は、例えば、携帯電話、携帯情報端末 (PDA)、パーソナルコンピュータ、音楽再生 (及び録音) 装置、カメラ、ビデオカメラ、自動預金預払器、街角端末、及び決済端末等が該当する。

【００２０】MMC 110は、MMC外部端子 140、コントローラチップ 120、フラッシュメモリチップ 130、及びＩＣカードチップ 150を持つ。フラッシュメモリチップ 130は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。MMC外部端子 140は、外部のホスト機器 220と情報交換するために、電源供給端子、クロック入力端子、コマンド入出力端子、データ入出力端子、グランド端子等の７つの端子から構成される。コントローラチップ 120は、MMC外部端子 140、フラッシュメモリチップ 130、及びＩＣカードチップ 150と接続され、これらを制御するマイコンチップである。

【００２１】ＩＣカードチップ 150は、ＩＣカードのプラスチック基板中に埋め込むためのマイコンチップであり、ＩＣカードチップ 150が有する外部端子、電気信号プロトコル、コマンドはISO/IEC 7816規格に準拠している。ＩＣカードチップ 150の外部端子には、電源供給端子、クロック入力端子、リセット入力端子、I/O入出力端子、及びグランド端子がある。コントローラチップ 120は、ＩＣカードチップ 150の外部端子からＩＣカードチップ 150にＩＣカードコマンドを発行することによって、外部のホスト機器 220から要求されたセキュリティ処理に必要な演算をおこなう。

【００２２】図２６は、本発明のＩＣカードチップの内部構成を示す図である。ＩＣカードチップ 150は、演算処理を行うためのCPU (マイコン) 158、データ (プログラムを含む。) を記憶するためのROM (Read

Only Memory) 159、RAM (Random Access Memory) 160、EEPROM (Electrically Erasable Programmable ROM) 162、暗号／復号に間する処理を行うための暗号コプロセッサ163、及び外部とデータを送受信するためのシリアルインターフェース161とを備える。これらはバス164によって相互に接続される。

【0023】暗号コプロセッサ163は、ホスト機器220からのコマンドに応じて、セキュリティ処理を実行する。尚、暗号コプロセッサ163（ハードウェア）の代わりに、プログラム（ソフトウェア）を用いてCPU158がセキュリティ処理を実行してもよい。セキュリティ処理は、例えば、ICカードチップ150内の記憶領域にデータが書き込まれるとき、又は、ICカードチップ150内の記憶領域からデータが読み出されるときに実行される。

【0024】フラッシュメモリチップ130は、不揮発性の記憶素子を有する。一般的に、ICカードチップ150のEEPROM162の記憶容量は、フラッシュメモリチップ130の記憶容量より小さい。但し、EEPROM162の記憶容量は、フラッシュメモリチップ130の記憶容量と同じでもよいし、大きくてもよい。

【0025】ICカードチップ150には、セキュリティ評価基準の国際標準であるISO/IEC15408の評価・認証機関によって認証済みである製品を利用するのが望ましい。一般に、セキュリティ処理をおこなう機能を持つICカードを実際の電子決済サービスなどで利用する場合、そのICカードはISO/IEC15408の評価・認証機関による評価と認定を受ける必要がある。MMCにセキュリティ処理をおこなう機能を追加することによってMMC110を実現し、それを実際の電子決済サービスなどで利用する場合、MMC110も同様にISO/IEC15408の評価・認証機関による評価と認定を受ける必要がある。本発明においては、MMC110は、評価・認証機関によって認証済みのICカードチップ150を内蔵し、そのICカードチップ150を利用してセキュリティ処理をおこなう構造を持つことにより、セキュリティ処理機能を得る。したがって、MMC110はISO/IEC15408に基づくセキュリティ評価基準を容易に満足することができ、MMCにセキュリティ処理機能を追加するための開発期間を短縮することができる。

【0026】MMC110は、MMC仕様に準拠した外部インタフェースを持つのが好ましい。MMC110は、一種類の外部インタフェースを通じて、標準メモリカードコマンド（フラッシュメモリチップ130へアクセスするためのコマンド）に加えて、セキュリティ処理を実行するコマンドを受け付ける必要がある。コントローラチップ120は、MMC110が受信したコマンドが標準メモリカードコマンドであるか、セキュリティ処

理を実行するコマンドであるかによって、アクセスすべきチップを選択し、コマンド処理を分配する機能を持つ。本実施形態においては、コントローラチップ120は、標準メモリカードコマンドを受信したならば、フラッシュメモリチップ130を選択し、これにフラッシュメモリコマンドを発行してホストデータを読み書きできる。また、セキュリティ処理を実行するコマンドを受信したならば、ICカードチップ150を選択し、これにICカードコマンドを発行してセキュリティ処理を実行することができる。

【0027】ICカードチップ150の外部端子は、グランド端子を除いて、電源供給端子、クロック入力端子、リセット入力端子、I/O入出力端子がコントローラチップ120と接続されている。

【0028】コントローラチップ120は、電源供給端子、クロック入力端子を通して、ICカードチップ150への電源供給、クロック供給を制御する。本実施形態によれば、ホスト機器220からセキュリティ処理を要求されないときには、コントローラチップ120がICカードチップ150への電源供給やクロック供給を停止することができる、MMC110の電力消費を削減することができる。

【0029】電源が供給されていないICカードチップ150を、ICカードコマンドを受信できる状態にするには、まず、ICカードチップ150に電源供給を開始し、リセット処理を施す必要がある。コントローラチップ120は、MMC110がホスト機器220からセキュリティ処理を実行するコマンドを受信したのを契機に、電源供給端子を通してICカードチップ150への電源供給を開始する機能を有する。また、コントローラチップ120は、MMC110がホスト機器220からセキュリティ処理を実行するコマンドを受信したのを契機に、リセット入力端子を通してICカードチップ150のリセット処理をおこなう機能を有する。本実施形態によれば、コントローラチップ120は、セキュリティ処理を実行するコマンドを受信するまでICカードチップ150への電源供給を停止させておくことができる。したがって、MMC110の電力消費を削減することができる。

【0030】コントローラチップ120は、ICカードチップ150のクロック入力端子を通してICカードチップ150に供給するクロック信号をMMC110内部で発生し、その周波数、供給開始タイミング、供給停止タイミングを制御する機能を有する。本実施形態によれば、MMC外部端子140のクロック入力端子のクロック信号と無関係にすることができるため、ホスト機器220によるタイミング解析、電力差分解析、故障利用解析と呼ばれる攻撃法に対してセキュリティが向上する。

【0031】図21は、フラッシュメモリチップ130の内部構成を示す図である。フラッシュメモリチップ1

30は、ホストデータ領域2115及び管理領域2110とを有する。ホストデータ領域2115は、セクタ単位に論理アドレスがマッピングされている領域であり、ホスト機器220が論理アドレスを指定してデータを読み書きできる領域である。

【0032】ホストデータ領域2115は、ユーザファイル領域2130及びセキュリティ処理アプリケーション領域2120とを有する。ユーザファイル領域2130は、ユーザが自由にファイルデータを読み書きできる領域である。セキュリティ処理アプリケーション領域2120は、ホスト機器220がセキュリティ処理アプリケーションに必要なデータを格納する領域であり、ユーザが不正にアクセスしないように、ホスト機器220のセキュリティ処理アプリケーションによって論理的にユーザアクセス制限がかけられる。ここに格納されるデータとしては、ホスト機器220のアプリケーションプログラム、そのアプリケーション専用のデータ、及びセキュリティ処理に使用される証明書など（例えば、電子決済アプリケーションプログラム、電子決済ログ情報、電子決済サービス証明書など）がある。本実施形態によれば、MMC110が、ホスト機器220がセキュリティ処理をおこなう上で使用するデータをホスト機器220の代わりに格納するため、ホスト機器220にとって利便性が向上する。

【0033】管理領域2110は、コントローラチップ120がICカードチップ150を管理するための情報を格納する領域である。管理領域2110は、ICカード制御パラメータ領域2111、ICカード環境設定情報領域2112、CLK2設定情報領域2113、セキュリティ処理バッファ領域2114、及びセキュリティ処理ステータス領域2116とを有する。2111～2116の領域の詳細な使用方法については後述する。

【0034】コントローラチップ120は、フラッシュメモリチップ130の管理領域2110のセキュリティ処理バッファ領域2114を、ICカードチップ150でセキュリティ処理を実行する際のメインメモリまたはバッファメモリとして利用する。ホスト機器220がセキュリティ処理を実行するコマンドによりMMC110にアクセスした際に、MMC110がホスト機器220からICカードチップ150に一度に送信できないほどの大きなサイズのセキュリティ関連データを受信したならば、コントローラチップ120は、フラッシュメモリチップ130へのアクセスを選択し、受信したデータを十分な容量を持つセキュリティ処理バッファ領域2114に一時的に格納する。ICカードチップ150に一度に送信できないほどのサイズとは、ICカードコマンドの許容データサイズ（例えば、255バイト又は256バイト）を超えるサイズである。そして、コントローラチップ120はそれをICカードチップ150に送信できるサイズのデータに分割し、分割データをフラッシュ

メモリチップ130から読み出し、段階的にICカードチップ150に送信する。つまり、分割されたデータの読み出し、書き込みを繰り返す。本実施形態によれば、ホスト機器220にとって、大きなサイズのセキュリティ関連データを扱うことができるので、セキュリティ処理の利便性が向上する。

【0035】セキュリティ処理バッファ領域2114を含む管理領域2110は、ホスト機器220が不正にアクセスしてセキュリティ処理を解析することができないように、コントローラチップ120により物理的にホストアクセス制限がかけられている。つまり、管理領域2110はホスト機器220が直接データを読み書きできない。本実施形態によれば、ホスト機器220がセキュリティ処理バッファ領域2114の内容を自由に読み出したり改ざんすることができないため、セキュリティ処理の信頼性や安全性が向上する。

【0036】図23は、MMC110を利用したセキュリティ処理の一例として、コンテンツ配信のセキュリティ処理を表した図である。コンテンツプロバイダ2310は、MMC110を所有するユーザにコンテンツ2314を販売する業者である。ホスト機器220は、この例では、コンテンツプロバイダ2310とネットワークなどを介して接続することができる端末機である。ユーザは、MMC110をホスト機器220に接続してコンテンツ2314を購入する。以下、その手順を説明する。

【0037】まず、ホスト機器220は、MMC110に、フラッシュメモリチップ130に格納されたユーザ証明書2321を読み出すコマンドを発行する。MMC110のコントローラチップ120は、フラッシュメモリチップ130のセキュリティ処理アプリケーション領域2120に格納されたユーザ証明書2321を読み出し、それをホスト機器220に送信する。ユーザ証明書2321を受信したホスト機器220は、それをコンテンツプロバイダ2310に送信する。コンテンツプロバイダ2310は、ユーザ証明書2321につけられたデジタル署名を検証する（2311）。検証が成功したならば、コンテンツプロバイダ2310は、乱数発生器によりセッション鍵を生成し（2312）、それをユーザ証明書2321から抽出したユーザ公開鍵によって暗号化する（2313）。さらに、コンテンツプロバイダ2310は、コンテンツ2314をセッション鍵によって暗号化する（2315）。コンテンツプロバイダ2310は、ステップ2313の結果をホスト機器220に送信する。

【0038】ホスト機器220は、ステップ2313の結果をユーザ秘密鍵2322によって復号するセキュリティ処理を要求するコマンドを、MMC110に発行する。コントローラチップ120は、ステップ2313の結果をユーザ秘密鍵2322によって復号するICカー

ドコマンドを、ICカードチップ150に発行する。ICカードチップ150は、ユーザ秘密鍵2322によってステップ2313の結果を復号して、セッション鍵を取得する(2323)。ホスト機器220は、この復号処理が成功したかを示す情報を出力させるコマンドをMMC110に発行する。コントローラチップ120は、ICカードチップ150の出力する復号結果(復号処理が成功したかを示すICカードレスポンス)をもとにしてホスト機器220の求める情報を構築する。そして、MMC110はその情報をホスト機器220に送信する。

【0039】次に、コンテンツプロバイダ2310は、ステップ2315の結果を、ホスト機器220に送信する。ホスト機器220は、ステップ2313の結果をセッション鍵(ステップ2323によって取得した鍵)によって復号するセキュリティ処理を要求するコマンドを、MMC110に発行する。コントローラチップ120は、ステップ2315の結果をセッション鍵によって復号するICカードコマンドを、ICカードチップ150に発行する。ICカードチップ150は、セッション鍵によってステップ2315の結果を復号して、コンテンツ2314を復元する(2324)。コントローラチップ120は、このコンテンツ2314をICカードチップ150から受信し、フラッシュメモリチップ130に書きこむ。ホスト機器220は、この復号処理が成功したかを示す情報を出力させるコマンドをMMC110に発行する。コントローラチップ120は、ICカードチップ150の出力する復号結果(復号処理が成功したかを示すICカードレスポンス)をもとにしてホスト機器220の求める情報を構築する。そして、MMC110はその情報をホスト機器220に送信する。ホスト機器220が、コンテンツを無事に受信したことをコンテンツプロバイダ2310に伝え、コンテンツプロバイダ2310はユーザ証明書に記載されたユーザにコンテンツ料金を課金する。ユーザは、ホスト機器220でMMC110内のフラッシュメモリチップ130に格納されたコンテンツ2314を読み出して利用することができる。また、フラッシュメモリチップ130の記憶媒体に大容量のフラッシュメモリを使用すれば、多くのコンテンツを購入できる。本実施形態によれば、コンテンツ配信におけるセキュリティ処理とコンテンツ蓄積の両方をMMC110によって容易に実現できる。コンテンツ料金の決済を、ICカードチップ150を利用して行ってもよい。

【0040】図24及び図25は、それぞれ、本発明をSDカード(幅24ミリメートル、長さ32ミリメートル、厚さ2.1ミリメートルで、9つの外部端子をもち、フラッシュメモリを搭載した小型メモリカードである。)及びメモリスティック(メモリスティックはソニー株式会社の登録商標である。)に適用したときの

内部構成を表した図である。

【0041】本発明を適用したSDカード2410は、SDカードコントローラチップ2420、フラッシュメモリチップ2430、SDカード外部端子2440、及びICカードチップ150とを有する。本発明を適用したメモリスティック2510は、メモリスティックコントローラチップ2520、フラッシュメモリチップ2530、メモリスティック外部端子2540、及びICカードチップ150とを有する。

【0042】フラッシュメモリチップ2430及び2530は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。SDカードコントローラチップ2420及びメモリスティックコントローラチップ2520は、それぞれSDカードとメモリスティック内の他の構成要素を制御するマイコンチップである。

【0043】SDカード外部端子2440は、端からData2端子2441、Data3端子2442、Com端子2443、Vss端子2444、Vdd端子2445、Clock端子2446、Vss端子2447、Data0端子2448、Data1端子2449の順で並ぶ9つの端子を有する。Vdd端子2445は電源供給端子、Vss端子2444及び2447はグランド端子、Data0端子2448、Data1端子2449、Data2端子2441及びData3端子2442はデータ入出力端子、Com端子2443はコマンド入出力端子、Clock端子2446はクロック入力端子である。SDカード2410は、外部に接続するSDカードホスト機器2460とのインタフェース仕様がMMC110と異なるものの、MMC外部端子140と非常に類似した外部端子を持ち、MMC110と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。

【0044】一方、メモリスティック外部端子2540は、端からGnd端子2541、BS端子2542、Vcc端子2543、予約端子Rsvを1つ飛ばしてDIO端子2544、INS端子2545、予約端子Rsvを1つ飛ばしてSCK端子2546、Vcc端子2547、Gnd端子2548の順で並ぶ10個の端子を有する。Vcc端子2543及び2547は電源供給端子、Gnd端子2541及び2548はグランド端子、DIO端子2544はコマンドおよびデータ入出力端子、SCK端子2546はクロック入力端子である。メモリスティック2510は、外部に接続するメモリスティックホスト機器2560とのインタフェース仕様がMMC110と異なるものの、MMC110と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。

【0045】図1は、本発明を適用したMMC110の内部構成を表した図である。また、図2は、図1のMM

C110と接続したホスト機器220の構成とその接続状態を表した図である。ホスト機器220は、VCC1電源221、CLK1発振器222、ホストインタフェース223を持つ。

【0046】MMC110は、外部のホスト機器220と情報交換するためのMMC外部端子140を持つ。MMC外部端子140は、CS端子141、CMD端子142、GND1端子143及び146、VCC1端子144、CLK1端子145、DAT端子147の7つの端子を有する。MMC仕様は、MMC110の動作モードとしてMMCモードとSPIモードという2種類を規定しており、動作モードによってMMC外部端子140の使用法は異なる。本実施例ではMMCモードでの動作の場合について詳細に説明する。

【0047】VCC1端子144は、VCC1電源221と接続されており、ホスト機器220がMMC110に電力を供給するための電源端子である。GND1端子143および146は、VCC1電源221と接続されており、MMC110の電氣的なグランド端子である。GND1端子143とGND1端子146は、MMC110内部で電氣的に短絡されている。

【0048】CS端子141は、ホストインタフェース223に接続されており、SPIモードの動作において使用される入力端子である。ホスト機器220が、MMC110にSPIモードでアクセスするときには、CS端子141にLレベルを入力する。MMCモードの動作では、CS端子141を使用する必要はない。CMD端子142は、ホストインタフェース223に接続されており、ホスト機器220が、メモリカードインタフェース仕様に準拠したメモリカードコマンドをMMC110に送信したり、同仕様に準拠したメモリカードレスポンスをMMC110から受信するために使用する入出力端子である。DAT端子147は、ホストインタフェース223に接続されており、ホスト機器220が、メモリカードインタフェース仕様に準拠した形式の入力データをMMC110に送信したり、同仕様に準拠した形式の出力データをMMC110から受信するために使用する入出力端子である。

【0049】CLK1端子145は、CLK1発振器222に接続されており、CLK1発振器222が生成するクロック信号が入力される端子である。ホスト機器220が、CMD端子142を通してメモリカードコマンド、メモリカードレスポンスを送受信したり、DAT端子147を通してホストデータを送受信するときに、CLK1端子145にクロック信号が入力される。ホストインタフェース223には、CLK1発振器222からクロック信号が供給されており、メモリカードコマンド、メモリカードレスポンス、ホストデータは、CLK1発振器222が生成するクロック信号にビット単位で同期して、ホスト機器220とMMC110との間を転

送される。

【0050】MMC110は、コントローラチップ120を持つ。コントローラチップ120は、CPU121、フラッシュメモリI/F制御回路122、MMC I/F制御回路123、CLK0発振器124、VCC2生成器125、VCC2制御回路126、CLK2制御回路127、ICカードI/F制御回路128とを有する。これらの構成要素121~128は、ホスト機器220からVCC1端子144やGND1端子143、146を通して供給された電力により動作する。MMC I/F制御回路123は、CS端子141、CMD端子142、CLK1端子145、及びDAT端子147と接続されており、MMC110がそれらの端子を通してホスト機器220と情報交換するためのインタフェースを制御する論理回路である。

【0051】CPU121は、MMC I/F制御回路123と接続されており、MMC I/F制御回路123を制御する。MMC I/F制御回路123がCMD端子142を通してホスト機器220からメモリカードコマンドを受信すると、MMC I/F制御回路123は、そのコマンドの受信が成功したかどうかの結果をホスト機器220に伝えるためCMD端子142を通してホスト機器220にレスポンスを送信する。CPU121は、受信したメモリカードコマンドを解釈し、コマンド内容に応じた処理を実行する。また、そのコマンド内容に応じてホスト機器220とDAT端子147を通してデータの送受信をおこなう必要がある場合、CPU121は、MMC I/F制御回路123へのデータの送出、MMC I/F制御回路123からのデータの取得をおこなう。さらに、CPU121は、MMC I/F制御回路123とホスト機器220との間のデータ転送手続きも制御する。例えば、ホスト機器220から受信したデータの処理中に、ホスト機器220がMMC110への電源供給を停止することがないように、CPU121はDAT端子147にLレベルを出力させ、MMC110がビジー状態であることをホスト機器220に伝える。CLK0発振器124は、CPU121と接続され、CPU121を動作させる駆動クロックを供給する。

【0052】MMC110は、フラッシュメモリチップ130を有する。フラッシュメモリチップ130は、不揮発性の半導体メモリを記憶媒体とするメモリチップである。フラッシュメモリチップ130は、ホスト機器220からVCC1端子144やGND1端子143、146を通して供給された電力により動作する。フラッシュメモリチップ130は、外部からのフラッシュメモリコマンドに従って、入力されたデータを不揮発性の半導体メモリに格納するライト機能、また同メモリに格納されたデータを外部に出力するリード機能を持つ。フラッシュメモリI/F制御回路122は、フラッシュメモリチップ130にフラッシュメモリコマンドを発行した

り、そのコマンドで入出力するデータを転送するための論理回路である。CPU121は、フラッシュメモリI/F制御回路122を制御し、フラッシュメモリチップ130にデータのライト機能やリード機能を実行させる。ホスト機器220から受信したデータをフラッシュメモリチップ130にライトしたり、フラッシュメモリチップ130に格納されたデータをホスト機器220に送信する必要があるとき、CPU121は、フラッシュメモリI/F制御回路122とMMCI/F制御回路123の間のデータ転送を制御する。

【0053】MMC110は、ICカードチップ150を有する。ICカードチップ150は、ICカードの基板中に埋め込むことを目的として設計されたICチップであり、ICカードの外部端子規格に準拠した8つの外部端子を有する。このうち6つの端子は、ICカードの外部端子規格により使用法が割り付けられており、残りの2つは将来のための予備端子である。その6つの端子は、VCC2端子151、RST端子152、CLK2端子153、GND2端子155、VPP端子156、及びI/O端子157である。

【0054】ICカードチップ150のグランド端子は、MMC外部端子140のGND1（グランド端子）146に接続される。ICカードチップ150のVCC2端子（電源入力端子）151は、コントローラチップ120のVCC2制御回路126に接続される。ICカードチップ150のRST端子（リセット入力端子）152とI/O端子（データ入出力端子）157は、コントローラチップ120のICカードI/F制御回路128に接続される。ICカードチップ150のCLK2端子（クロック入力端子）153は、コントローラチップ120のCLK2制御回路127に接続される。

【0055】フラッシュメモリチップ130のVCC端子（電源入力端子）は、MMC外部端子140のVCC1144に接続される。フラッシュメモリチップ130のVSS端子（グランド端子）は、MMC外部端子140のGND1146に接続される。フラッシュメモリチップ130のI/O端子（データ入出力端子）とレディ/ビジー端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とクロック端子とリセット端子とは、コントローラチップ120のフラッシュメモリIF制御回路122に接続される。

【0056】VCC2端子151は、ICカードチップ150に電力を供給するための電源端子である。VCC2制御回路126は、MOS-FET素子を用いたスイッチ回路によりVCC2端子151への電力の供給開始と供給停止を制御する回路である。VCC2生成器125はVCC2端子151に供給する電圧を発生し、それをVCC2制御回路126に供給する。ICカードの電気信号規格は、ICカードの動作クラスとして、クラスAとクラスBを規定している。VCC2端子151に供

給する標準電圧は、クラスAでは5V、クラスBでは3Vである。本発明はICカードチップ150の動作クラスによらず適用できるが、本実施例ではICカードチップ150がクラスBで動作する場合について詳細に説明する。

【0057】VPP端子156は、ICカードチップ150がクラスAで動作する時に、内部の不揮発性メモリにデータを書き込んだり消去したりするために使用される可変電圧を供給する端子であり、クラスBで動作する時には使用しない。GND2端子155は、ICカードチップ150の電気的なグランド端子であり、GND1端子143、146と短絡されている。VCC2制御回路126はCPU121と接続され、CPU121はVCC2端子151への電力供給の開始と停止を制御することができる。ICカードチップ150を使用しないときは、CPU121はVCC2端子151への電力供給を停止することができる。MMC110は、ICカードチップ150への電力供給を停止することにより、それが消費する電力を節約することができる。ただし、電力供給を停止すると、ICカードチップ150の内部状態は、ICカードチップ150内部の不揮発性メモリに記憶されたデータを除いて維持されない。

【0058】CLK2端子153は、ICカードチップ150にクロック信号を入力する端子である。CLK2制御回路127は、CLK2端子153にクロックを供給する回路である。CLK2制御回路127は、CLK0発振器124から供給されたクロック信号をもとにしてCLK2端子153に供給するクロック信号を生成する。CLK2制御回路127はCPU121と接続されており、CLK2端子153へのクロックの供給開始と供給停止をCPU121から制御することができる。ICカードチップ150は、自身内部に駆動クロック発振器をもたない。そのため、CLK2端子153から駆動クロックを供給することによって動作する。CLK2制御回路127が、CLK2端子153へのクロック供給を停止すると、ICカードチップ150の動作は停止するため、ICカードチップ150の消費電力を低下させることができる。この時、VCC2端子151への電力供給が保たれていれば、ICカードチップ150の内部状態は維持される。

【0059】ここで、CLK2端子153に供給するクロック信号の周波数をF2、CLK0発振器124から供給されたクロック信号の周波数をF0、PとQを正の整数とすると、CLK2制御回路127は、 $F2 = (P/Q) * F0$ の関係になるようなクロック信号を作成して、これをCLK2端子153に供給する。PとQの値はCPU121により設定できるようになっている。Pを大きく設定してF2を大きくすると、ICカードチップ150の内部処理をより高速に駆動できる。Qを大きく設定してF2を小さくすると、ICカードチップ15

0の内部処理はより低速に駆動され、ICカードチップ150の消費電力を低下させることができる。ICカードチップ150の駆動クロック周波数は、ICカードチップ150が正しく動作できるような許容周波数範囲内に設定される必要がある。そのため、CLK2制御回路127は、F2の値がその許容周波数範囲を外れるようなPとQの値を設定させない特徴を持つ。

【0060】I/O端子157は、ICカードチップ150にICカードコマンドを入力したり、ICカードチップ150がICカードレスポンスを出力するときに使用する入出力端子である。ICカードI/F制御回路128は、I/O端子157と接続されており、I/O端子157を通してICカードコマンドの信号送信やICカードレスポンスの信号受信をおこなう回路である。ICカードI/F制御回路128はCPU121に接続されており、CPU121は、ICカードI/F制御回路128によるICカードコマンドやICカードレスポンスの送受信の手続きを制御したり、送信すべきICカードコマンドデータをICカードI/F制御回路128に設定したり、受信したICカードレスポンスをICカードI/F制御回路128から取得する。ICカードI/F制御回路128にはCLK2制御回路127からクロックが供給されており、ICカードコマンドやICカードレスポンスは、CLK2端子153に供給するクロック信号にビット単位で同期して、I/O端子157を通して送受信される。また、RST端子152は、ICカードチップ150をリセットするときにリセット信号を入力する端子である。ICカードI/F制御回路128は、RST端子152と接続されており、CPU121の指示によりICカードチップ150にリセット信号を送ることができる。

【0061】ICカードチップ150は、ICカードの電気信号規格やコマンド規格に基づいて情報交換をおこなう。ICカードチップ150へのアクセスパターンは4種類であり、図3～図6を用いて各パターンを説明する。図3は、CPU121の指示によりICカードチップ150が非活性状態（電源が遮断されている状態）から起動して内部状態を初期化するプロセス（以下、コールドリセットと呼ぶ）において、ICカードチップ150の外部端子の信号波形をシンプルに表した図である。図4は、CPU121の指示によりICカードチップ150が活性状態（電源が供給されている状態）で内部状態を初期化するプロセス（以下、ウォームリセットと呼ぶ）において、ICカードチップ150の外部端子の信号波形をシンプルに表した図である。図5は、CPU121の指示によりICカードチップ150にICカードコマンドを送信しICカードチップ150からICカードレスポンスを受信するプロセスにおいて、ICカードチップ150の外部端子の信号波形をシンプルに表した図である。図6は、CPU121の指示によりICカー

ドチップ150を非活性状態にするプロセスにおいて、ICカードチップ150の外部端子の信号波形をシンプルに表した図である。図3～図6において、時間の方向は左から右にとっており、上の行から下の行に向かってVCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、破線はそれぞれの信号の基準（Lレベル）を表す。

【0062】図3を参照して、ICカードチップ150のコールドリセット操作を説明する。まず、ICカードI/F制御回路128は、RST端子152をLレベルにする（301）。次に、VCC2制御回路126は、VCC2端子への電源供給を開始する（302）。次に、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（303）。次に、ICカードI/F制御回路128はI/O端子157を状態Z（プルアップされた状態）にする（304）。次に、ICカードI/F制御回路128はRST端子152をHレベルにする（305）。次に、ICカードI/F制御回路128はI/O端子157から出力されるリセット応答の受信を開始する（306）。リセット応答の受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する（307）。これで、コールドリセットの操作が完了する。なお、ステップ307は消費電力を低下させるための工夫であり、省略してもよい。

【0063】図4を参照して、ICカードチップ150のウォームリセット操作を説明する。まず、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（401）。次に、ICカードI/F制御回路128はRST端子152をLレベルにする（402）。次に、ICカードI/F制御回路128はI/O端子157を状態Zにする（403）。次に、ICカードI/F制御回路128はRST端子152をHレベルにする（404）。次に、ICカードI/F制御回路128はI/O端子157から出力されるリセット応答の受信を開始する（405）。リセット応答の受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する（406）。これで、ウォームリセットの操作が完了する。なお、ステップ406は消費電力を低下させるための工夫であり、省略してもよい。

【0064】図5を参照して、ICカードチップ150にICカードコマンドを送信しICカードチップ150からICカードレスポンスを受信する操作を説明する。まず、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する（501）。なお、クロックがすでに供給されている場合、ステップ501は不要である。次に、ICカードI/F制御回路128はI/O端子157にコマンドデータの送信を開始する（502）。コマンドデータの送信が終了したら、IC

カード I/F 制御回路 128 は I/O 端子 157 を状態 Z にする (503)。次に、I C カード I/F 制御回路 128 は I/O 端子 157 から出力されるレスポンスデータの受信を開始する (504)。レスポンスデータの受信が終了したら、CLK2 制御回路 127 は CLK2 端子 153 へのクロック信号の供給を停止する (505)。これで、I C カードコマンド送信と I C カードレスポンス受信の操作が完了する。なお、ステップ 505 は、消費電力を低下させるための工夫であり、省略してもよい。

【0065】図 6 を参照して、I C カードチップ 150 を非活性化する操作を説明する。まず、CLK2 制御回路 127 は CLK2 端子 153 を L レベルにする (601)。次に、I C カード I/F 制御回路 128 は RST 端子 152 を L レベルにする (602)。次に、I C カード I/F 制御回路 128 は I/O 端子 157 を L レベルにする (603)。最後に、VCC2 制御回路 126 は VCC2 端子への電源供給を停止する (604)。これで、非活性化の操作が完了する。

【0066】I C カードチップ 150 は、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。I C カードチップ 150 は、CPU121 との間で I C カードコマンドや I C カードレスポンスの送受信することにより情報交換をおこない、その結果として、計算の結果や記憶されている情報の送
出、記憶されている情報の変更などをおこなう。CPU121 は、I C カードチップ 150 を利用してセキュリティ処理を実行することができる。MMC110 がホスト機器 220 から特定のメモリカードコマンドを受信すると、CPU121 はそれを契機として、VCC2 制御回路 126 を通して I C カードチップ 150 への電源供給を制御したり、または CLK2 制御回路 127 を通して I C カードチップ 150 へのクロック供給を制御したり、または I C カード I/F 制御回路 128 を通して I C カードチップ 150 に I C カードコマンドを送信する。これにより、CPU121 は、I C カードチップ 150 を利用して、ホスト機器 220 が要求するセキュリティ処理を実行する。CPU121 は、特定のメモリカードコマンドの受信を契機に、I C カードチップ 150 に対する電源供給制御、クロック供給制御、I C カードコマンド送信、I C カードレスポンス受信を複数組み合わせることで操作することによって、セキュリティ処理を実行してもよい。また、CPU121 は、ホスト機器 220 が MMC110 へ電源供給を開始したのを契機として、セキュリティ処理を実行してもよい。セキュリティ処理の結果は、I C カードチップ 150 が出力する I C カードレスポンスをベースにして構成され、MMC110 内に保持される。MMC110 がホスト機器 220 から特定のメモリカードコマンドを受信すると、CPU121 はそれを契機として、セキュリティ処理の結果をホスト

機器 220 に送信する。

【0067】図 7 は、ホスト機器 220 が MMC110 にアクセスするときのフローチャートを表したものである。まず、ホスト機器 220 は MMC110 を活性化するために VCC1 端子 144 に電源供給を開始する (701)。これを契機として、MMC110 は、第 1 次 I C カード初期化処理を実行する (702)。第 1 次 I C カード初期化処理の詳細は後述する。次に、ホスト機器 220 は MMC110 を初期化するために CMD 端子 142 を通して MMC110 の初期化コマンドを送信する (703)。この初期化コマンドは MMC 仕様準拠のものであり、複数種類ある。ホスト機器 220 は、MMC110 を初期化するために、複数の初期化コマンドを送信する場合がある。MMC110 が初期化コマンドを受信すると、MMC110 はそれを処理する (704)。これを契機として、MMC110 は、第 2 次 I C カード初期化処理を実行する (705)。第 2 次 I C カード初期化処理の詳細は後述する。

【0068】ホスト機器 220 は、MMC110 の初期化コマンドに対するメモリカードレスポンスを、CMD 端子 142 を通して受信し、そのメモリカードレスポンスの内容から MMC110 の初期化が完了したかを判定する。未完了ならば、再び初期化コマンドの送信をおこなう (703)。MMC110 の初期化が完了したならば、ホスト機器 220 は、MMC 仕様準拠した標準メモリカードコマンド (フラッシュメモリチップ 130 へアクセスするためのコマンド) や、上に述べたセキュリティ処理に関連した特定のメモリカードコマンド (I C カードチップ 150 へアクセスするためのコマンド) の送信を待機する状態に移る (707)。この待機状態では、ホスト機器 220 は標準メモリカードコマンドを送信することができる (708)。MMC110 が標準メモリカードコマンドを受信したら、MMC110 はそれを処理する (709)。処理が完了したら、ホスト機器 220 は、再び待機状態にもどる (707)。この待機状態では、ホスト機器 220 はセキュリティ処理要求ライトコマンドを送信することもできる (710)。セキュリティ処理要求ライトコマンドとは、上に述べたセキュリティ処理に関連した特定のメモリカードコマンドの 1 種であり、MMC110 にセキュリティ処理を実行させるために処理要求を送信するメモリカードコマンドである。

【0069】MMC110 がセキュリティ処理要求ライトコマンドを受信したら、CPU121 は、要求されたセキュリティ処理の内容を解釈し、セキュリティ処理を I C カードコマンドの形式で記述する (711)。即ち、CPU121 は、予め定められたルールに従って、ホスト機器 230 からの標準メモリカードコマンドを、I C カードチップ 150 が解釈可能な特定のメモリカードコマンドへ変換する。そして、その結果として得られ

た IC カード コマンド を IC カード チップ 150 に発行するなどして、要求されたセキュリティ処理を実行する(712)。処理が完了したら、ホスト機器 220 は、再び待機状態にもどる(707)。この待機状態では、ホスト機器 220 はセキュリティ処理結果リードコマンドを送信することもできる(713)。セキュリティ処理結果リードコマンドとは、上に述べたセキュリティ処理に関連した特定のメモリカードコマンドの 1 種であり、MMC 110 によるセキュリティ処理の実行結果を知るために処理結果を受信するメモリカードコマンドである。

【0070】MMC 110 がセキュリティ処理結果リードコマンドを受信したら、CPU 121 は、IC カードチップ 150 から受信した IC カードレスポンスをベースに、ホスト機器 220 に送信すべきセキュリティ処理結果を構築する(714)。そして、ホスト機器 220 は、MMC 110 からセキュリティ処理結果を受信する。受信が完了したら、ホスト機器 220 は、再び待機状態にもどる(707)。なお、ステップ 714 は、ステップ 712 の中でおこなってもよい。

【0071】図 7 において、ステップ 702 およびステップ 705 で実行する第 1 次 IC カード初期化処理および第 2 次 IC カード初期化処理は、MMC 110 内でセキュリティ処理を実行するのに備えて、CPU 121 が IC カードチップ 150 に対してアクセスする処理である。具体的には、IC カードチップ 150 の活性化や非活性化、IC カードチップ 150 のリセット、IC カードチップ 150 の環境設定を行う。環境設定とは、セキュリティ処理を実行するために必要な情報(例えば、使用可能な暗号アルゴリズムの情報、暗号計算に使用する秘密鍵や公開鍵に関する情報、個人認証に使用する認証データに関する情報など)を IC カードチップ 150 から読み出したり、あるいは IC カードチップ 150 に書き込んだりすることを意味する。

【0072】IC カードチップ 150 の環境設定は、IC カードチップ 150 に IC カードコマンドを N 個(N は正の整数)発行することによっておこなう。例えば、セッション鍵が 3 個必要ならば、IC カードコマンドを 3 回発行し、セッション鍵が 2 個必要ならば、IC カードコマンドを 2 回発行する。N 個の IC カードコマンドは、互いに相違するものであってもよいし、同一のものであってもよい。N の値は固定されたものではなく、状況によってさまざまな値となる。以下、環境設定で発行する IC カードコマンドを、設定コマンドと呼ぶ。また、この環境設定に基づいてセキュリティ処理を実行する IC カードコマンドを、以下、セキュリティコマンドと呼ぶ。セキュリティコマンドの例としては、デジタル署名の計算、デジタル署名の検証、メッセージの暗号化、暗号化メッセージの復号、パスワードによる認証などをおこなうコマンドがある。

【0073】CPU 121 は、IC カードチップ 150 の環境設定の内容を自由に変更することができる。CPU 121 は、セキュリティ処理の内容や結果に応じてこれを変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれを変更してもよい。また、CPU 121 は、環境設定の内容を示した情報をフラッシュメモリチップ 130 にライトし、必要なときにフラッシュメモリチップ 130 からその情報をリードして使用することもできる。この情報は、図 21 において IC カード環境設定情報 2112 として示されている。これにより、MMC 110 が非活性化されてもその情報を保持することができ、MMC 110 が活性化されるたびにあらためて設定する手間を省くことができる。

【0074】第 1 次 IC カード初期化処理および第 2 次 IC カード初期化処理は、IC カード制御パラメータ A、B、C に設定された値に基づいておこなわれる。また、CPU 121 は、ステップ 712 で実行するセキュリティ処理において、IC カード制御パラメータ D に設定された値に基づいて IC カードチップ 150 の活性化や非活性化を制御する。

【0075】図 8 は、IC カード制御パラメータの種類と設定値、それに対応した処理の内容を表している。まず、パラメータ A は、MMC 110 に電源が供給されたときに実行される第 1 次 IC カード初期化処理に関するパラメータである。A=0 のときは、CPU 121 は IC カードチップ 150 にアクセスしない。A=1 のときは、CPU 121 は IC カードチップ 150 をコールドリセットする。A=2 のときは、CPU 121 は IC カードチップ 150 をコールドリセットした後で IC カードチップ 150 の環境設定をおこなう。A=3 のときは、CPU 121 は IC カードチップ 150 をコールドリセットした後で IC カードチップ 150 の環境設定をおこない、最後に IC カードチップ 150 を非活性化する。A=0 または A=3 のときは、第 1 次 IC カード初期化処理のあと IC カードチップ 150 が非活性状態となる。A=1 または A=2 のときは、第 1 次 IC カード初期化処理のあと IC カードチップ 150 は活性状態となる。

【0076】次に、パラメータ B と C は、MMC 110 が MMC 初期化コマンドを処理したときに実行される第 2 次 IC カード初期化処理に関するパラメータである。B=0 のときは、CPU 121 は IC カードチップ 150 にアクセスしない。B=1 かつ C=1 のときは、CPU 121 は IC カードチップ 150 をリセット(コールドリセットまたはウォームリセット)する。B=1 かつ C=2 のときは、CPU 121 は IC カードチップ 150 をリセットした後で IC カードチップ 150 の環境設定をおこなう。B=1 かつ C=3 のときは、CPU 121 は IC カードチップ 150 をリセットした後で IC カードチップ 150 の環境設定をおこない、最後に IC カ

ードチップ150を非活性化する。B=2かつC=2のときは、CPU121はICカードチップ150の環境設定をおこなう。B=2かつC=3のときは、CPU121はICカードチップ150の環境設定をおこなった後にICカードチップ150を非活性化する。B=3のときは、ICカードチップ150が活性状態ならば、CPU121はICカードチップ150を非活性化する。

【0077】最後に、パラメータDは、ホスト機器220から要求されたセキュリティ処理を実行したあとに、ICカードチップ150を非活性化するか否かを示すパラメータである。D=0のときは、セキュリティ処理の実行後に、CPU121はICカードチップ150を非活性化せず、活性状態に保つ。D=1のときは、セキュリティ処理の実行後に、CPU121はICカードチップ150を非活性化する。

【0078】CPU121は、ICカード制御パラメータA、B、C、Dの設定値を変更することができる。CPU121は、セキュリティ処理の内容や結果に応じてこれらの設定値を変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれらの設定値を変更してもよい。また、CPU121は、これらの設定値をフラッシュメモリチップ130にライトし、必要ときにフラッシュメモリチップ130からこれらの設定値をリードして使用することもできる。これらの設定値は、図21においてICカード制御パラメータ211として示されている。これにより、MMC110が非活性化されてもこれらの設定値を保持することができ、MMC110が活性化されるたびにあらためて設定する手間を省くことができる。

【0079】図9は、第1次ICカード初期化処理の手順を示すフローチャートである。初期化処理を開始する(901)と、まず、ICカード制御パラメータAが0かチェックする(902)。A=0ならばそのまま初期化処理は終了する(908)。A=0でないならばICカードチップ150をコールドリセットする(903)。次に、ICカード制御パラメータAが1かチェックする(904)。A=1ならば初期化処理は終了する(908)。A=1でないならばICカードチップ150の環境設定をおこなう(905)。次に、ICカード制御パラメータAが2かチェックする(906)。A=2ならば初期化処理は終了する(908)。A=2でないならばICカードチップ150を非活性化する(907)。そして、初期化処理は終了する(908)。

【0080】図10は、第2次ICカード初期化処理の手順を示すフローチャートである。初期化処理を開始する(1001)と、まず、ICカード制御パラメータBが0かチェックする(1002)。B=0ならばそのまま初期化処理は終了する(1013)。B=0でないならばB=1かチェックする(1003)。B=1ならばICカード制御パラメータAが0または3かチェックす

る(1004)。Aが0または3ならば、ICカードチップ150をコールドリセットし(1005)、ステップ1007に移る。Aが1または2ならば、ICカードチップ150をウォームリセットし(1006)、ステップ1007に移る。ステップ1007では、ICカード制御パラメータCが1かチェックする。C=1ならば初期化処理は終了する(1013)。C=1でないならばステップ1009に移る。ステップ1003においてB=1でないならば、Bが2かチェックする(1008)。B=2ならばステップ1009に移る。B=2でないならば、ICカード制御パラメータAが0または3かチェックする(1011)。Aが0または3ならば初期化処理を終了する(1013)。Aが1または2ならば、ステップ1012に移る。ステップ1009ではICカードチップ150の環境設定をおこなう。そして、ICカード制御パラメータCが2かチェックする(1010)。C=2ならば初期化処理を終了する(1013)。C=2でないならばステップ1012に移る。ステップ1012ではICカードチップ150を非活性化する。そして、初期化処理を終了する(1013)。

【0081】図11は、ICカードチップ150が非活性状態であるときに第1次ICカード初期化処理あるいは第2次ICカード初期化処理を実行した場合において、ICカードチップ150の外部端子の信号波形を簡単に表した図である。図12は、ICカードチップ150が活性状態であるときに第2次ICカード初期化処理を実行した場合において、ICカードチップ150の外部端子の信号波形を簡単に表した図である。図11と図12において、時間の方向は左から右にとっており、上の行から下の行に向かってVCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。

【0082】図11において1102は、図3に示したコールドリセットの信号波形を表す。図12において1202は、図4に示したウォームリセットの信号波形を表す。図11と図12において、第1設定コマンド処理1104aと1204a、第2設定コマンド処理1104bと1204b、第N設定コマンド処理1104cと1204cは、それぞれ図5に示したICカードコマンド処理の信号波形を表す。ICカードチップ150の環境設定の信号波形1104と1204は、N個の設定コマンド処理の信号波形が連なって構成される。

【0083】図11と図12において、1106と1206は、それぞれ図6に示した非活性化の信号波形を表す。図11と図12において、縦方向の破線1101、1103、1105、1107、1201、1203、1205、及び1207は、それぞれ特定の時刻を表す。1101はコールドリセット前の時刻、1201はウォームリセット前の時刻、1103はコールドリセッ

ト後から環境設定前の間にある時刻、1203はウォームリセット後から環境設定前の間にある時刻、1105と1205は環境設定後から非活性化前の間にある時刻、1107と1207は非活性化後の時刻である。

【0084】図11を参照して、第1次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータAが0のときは、信号波形に変化はない。A=1のときは、時刻1101から時刻1103までの範囲の信号波形となる。A=2のときは、時刻1101から時刻1105までの範囲の信号波形となる。A=3のときは、時刻1101から時刻1107までの範囲の信号波形となる。

【0085】図11を参照して、ICカード制御パラメータAが0または3のときの、第2次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータBが0のときは、信号波形に変化はない。B=1かつICカード制御パラメータC=1のときは、時刻1101から時刻1103までの範囲の信号波形となる。B=1かつC=2のときは、時刻1101から時刻1105までの範囲の信号波形となる。B=1かつC=3のときは、時刻1101から時刻1107までの範囲の信号波形となる。

【0086】図12を参照して、ICカード制御パラメータAが1または2のときの、第2次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータBが0のときは、信号波形に変化はない。B=1かつICカード制御パラメータC=1のときは、時刻1201から時刻1203までの範囲の信号波形となる。B=1かつC=2のときは、時刻1201から時刻1205までの範囲の信号波形となる。B=1かつC=3のときは、時刻1201から時刻1207までの範囲の信号波形となる。B=2かつC=2のときは、時刻1203から時刻1205までの範囲の信号波形となる。B=2かつC=3のときは、時刻1203から時刻1207までの範囲の信号波形となる。B=3のときは、時刻1205から時刻1207までの範囲の信号波形となる。

【0087】図13は、図7のステップ712において、CPU121が、ホスト機器220が要求したセキュリティ処理をICカードチップ150によって実行するときの手順を示すフローチャートである。セキュリティ処理を開始する(1301)と、まずICカードチップ150が非活性状態かをチェックする(1302)。非活性状態ならば、ICカードチップ150をコールドリセットし(1303)、ステップ1306に移る。活性状態ならば、ステップ1304に移る。ステップ1304では、ICカードチップ150にICカードコマンドを発行する前にICカードチップ150を再リセットする必要があるかをチェックする。必要があるならば、ICカードチップ150をウォームリセットし(1305)、ステップ1306に移る。必要がないならば、ス

テップ1306に移る。ステップ1306では、ICカードチップ150の環境設定をおこなう必要があるかをチェックする。必要があるならば、ICカードチップ150の環境設定をおこない(1307)、ステップ1308に移る。必要がないならば、ステップ1308に移る。ステップ1308では、ICカードチップ150のCLK2端子に供給するクロック信号の周波数F2を設定する。そして、CPU121はICカードチップ150にセキュリティコマンドを発行し、ICカードチップ150はそれを処理する(1309)。セキュリティコマンドの処理時間は、クロック周波数F2に依存する。

【0088】次に、ICカードチップ150が出力するICカードレスポンスにより、その処理が成功したかどうかを判定する(1310)。成功ならば、ステップ1311に移る。失敗ならば、ステップ1312に移る。ステップ1311では、ICカードチップ150に発行すべきセキュリティコマンドが全て完了したかをチェックする。発行すべきセキュリティコマンドがまだあるならば、ステップ1304に移る。発行すべきセキュリティコマンドが全て完了したならば、ステップ1314に移る。ステップ1312では、失敗したセキュリティコマンドをリトライすることが可能かを判定する。リトライできるなら、リトライ設定をおこない(1313)、ステップ1304に移る。リトライ設定とは、リトライすべきセキュリティコマンドやその関連データをCPU121が再度準備することである。リトライできないならステップ1314に移る。これは、ホスト機器220が要求したセキュリティ処理が失敗したことを意味する。ステップ1314では、ICカード制御パラメータDをチェックする。D=1ならば、ICカードチップ150を非活性化して(1315)、セキュリティ処理を終了する(1316)。D=1でないならば、ICカードチップ150を活性状態に保ったままセキュリティ処理を終了する(1316)。

【0089】図13のフローチャートにおいては、クロック周波数F2を、ステップ1309で発行するセキュリティコマンドの種類によって変えることができるように、ステップ1308をステップ1309の直前に位置させたが、ステップ1308はそれ以外の位置にあってもよい。

【0090】従来のICカードへの攻撃法を有効にしている要因のひとつとして、ICカードの駆動クロックが外部の接続装置から直接供給されることがあげられる。駆動クロックが接続装置の制御下にあるため、タイミング解析や電力差解析においては、電気信号の測定においてICカード内部処理のタイミングの獲得が容易になる。一方、故障利用解析においては、異常な駆動クロックの供給による演算エラーの発生が容易になる。これに対し、本発明によれば、MMC110内部でICカードチップ150によりセキュリティ処理を実行するとき、

ホスト機器220はICカードチップ150の駆動クロックを直接供給できない。CPU121は、ICカードチップ150へ供給するクロックの周波数F2を自由に設定することができる。これにより、ホスト機器220の要求する処理性能に柔軟に対応したセキュリティ処理が実現できる。ホスト機器220が高速なセキュリティ処理を要求するならば周波数F2を高く設定し、低い消費電力を要求するならば周波数F2を低く設定したり、クロックを適度に停止させればよい。

【0091】また、CPU121は、周波数F2だけでなくクロックの供給開始タイミング、供給停止タイミングを自由に設定できる。これらをランダムに変化させることにより、ICカードチップ150に対するタイミング解析、電力差分析、故障利用解析と呼ばれる攻撃法を困難にすることができる。タイミング解析は、攻撃者が暗号処理1回の処理時間を正確に計測可能であることを仮定しているため、その対策としては、攻撃者が処理時間計測を正確に行えないようにすることが有効である。本発明によりタイミング解析が困難になる理由は、ICカードチップ150がICカードコマンドを処理している時間の長さをホスト機器220が正確に計測できないためである。電力差分析の対策としては、処理の実行タイミングや順序に関する情報を外部から検出不可能にすることが有効である。本発明により電力差分析が困難になる理由は、ICカードコマンドが発行された時刻、発行されたICカードコマンドの内容、発行されたICカードコマンドの順序（ICカードコマンドを複数組み合わせでセキュリティ処理を実行する場合）の検出がホスト機器220にとって困難になるためである。故障利用解析の対策としては、ICカードにクロックや電圧や温度等の動作環境検知回路を搭載し、異常を検出したならば処理を停止あるいは使用不能にするという方法が有効である。本発明により故障利用解析が困難になる理由は、CLK2制御回路127がICカードチップ150に異常な駆動クロックを供給しないことが、ホスト機器220がICカードチップ150に演算エラーを発生させるのを防止するからである。

【0092】CPU121は、ICカードチップ150に供給するクロックの周波数F2、供給開始タイミング、及び供給停止タイミングの設定値を、セキュリティ処理の内容や結果に応じて変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機として変更してもよい。また、CPU121は、これらの設定値をフラッシュメモリチップ130にライトし、必要なときにフラッシュメモリチップ130からこれらの設定値をリードして使用することもできる。これらの設定値は、図21においてCLK2設定情報2113として示されている。これにより、MMC110が非活性化されてもこれらの設定値を保持することができ、MMC110が活性化されるたびにあらためて設定する手間を省くこと

ができる。

【0093】図14は、ホスト機器220がセキュリティ処理要求ライトコマンドをMMC110に発行してから、ICカードチップ150でセキュリティ処理が実行されるまでの過程（図7のステップ710～712）において、MMC110およびICカードチップ150の外部端子の信号波形、CPU121によるフラッシュメモリチップ130へのアクセスを簡単に表した図である。図14において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ130へのアクセス内容である。上から二行目の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、及びI/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Lレベル）を表す。

【0094】図14を参照して、ホスト機器220がセキュリティ処理要求ライトコマンドをMMC110に発行してから、ICカードチップ150でセキュリティ処理が実行されるまでの過程を説明する。まず、ホスト機器220はCMD端子142にセキュリティ処理要求ライトコマンドを送信する（1401）。次に、ホスト機器220はCMD端子142からセキュリティ処理要求ライトコマンドのレスポンスを受信する（1402）。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものであり、セキュリティ処理の実行結果ではない。次に、ホスト機器220はDAT端子147にセキュリティ処理要求を送信する（1403）。セキュリティ処理要求とは、セキュリティ処理の内容や処理すべきデータを含むホストデータである。次に、MMC110はDAT端子147をLレベルにセットする（1404）。MMC110は、これによりビジー状態であることをホスト機器220に示す。次に、CPU121は、ホスト機器220から受信したセキュリティ処理要求をフラッシュメモリチップ130にライトするコマンドを発行する（1405）。セキュリティ処理要求をフラッシュメモリチップ130にライトすることにより、CPU121がセキュリティ処理要求をICカードコマンド形式で記述する処理（図7のステップ711）において、CPU121内部のワークメモリの消費量を節約できる。これは、セキュリティ処理要求のデータサイズが大きいときに有効である。

【0095】なお、フラッシュメモリチップ130にライトされたセキュリティ処理要求は、図21においてセキュリティ処理バッファ領域2114に格納される。また、ライトコマンド発行1405は必須な操作ではない。ライト処理期間1406は、フラッシュメモリチップ130がセキュリティ処理要求のライト処理を実行している期間を表す。セキュリティ処理1407はICカードチップ150によるセキュリティ処理の信号波形を

表す。この信号波形は図 13 のフローチャートの遷移過程に依存する。セキュリティ処理 1407 は、ライト処理期間 1406 とオーバーラップさせることができる。一般にフラッシュメモリチップ 130 のライト処理期間 1406 はミリ秒のオーダーであるため、セキュリティ処理 1407 とオーバーラップさせることは、セキュリティ処理の全体的な処理時間の短縮にとって有効である。リード／ライト 1408 は、セキュリティ処理 1407 の実行中に、フラッシュメモリチップ 130 からセキュリティ処理要求をリードしたり、IC カードチップ 150 が出力した計算結果をフラッシュメモリチップ 130 にライトするアクセスを示している。このアクセスにより、CPU 121 内部のワークメモリの消費量を節約できる。これは、セキュリティ処理要求やセキュリティ処理結果のデータサイズが大きいときに有効である。リード／ライト 1408 は必須ではない。セキュリティ処理 1407 が完了したら、MMC 110 は DAT 端子 147 を H レベルにセットする (1409)。MMC 110 は、これによりセキュリティ処理が完了したことをホスト機器 220 に示す。

【0096】図 15 は、図 14 におけるセキュリティ処理 1407 の信号波形の一例を表した図である。図 15 において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ 130 へのアクセス内容である。上から二行目の行から下の行に向かって、VCC 2 端子 151、RST 端子 152、CLK 2 端子 153、及び I/O 端子 157 で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準 (L レベル) を表す。1501 は図 3 に示したコールドリセットの信号波形を表し、1504 は図 4 に示したウォームリセットの信号波形を表し、1502 および 1505 は図 11 (あるいは図 12) に示した環境設定の信号波形を表し、1503 および 1506 および 1507 は図 5 に示した IC カードコマンド処理の信号波形を表し、1508 は図 6 に示した非活性化の信号波形を表す。IC カードチップ 150 の外部端子において図 15 に示した信号波形が観測されるのは、図 13 のフローチャートが 1301、1302、1303、1306、1307、1308、1309、1310、1311、1304、1305、1306、1307、1308、1309、1310、1311、1304、1306、1308、1309、1310、1311、1314、1315、1316 の順で遷移するときである。

【0097】図 15 を参照して、図 14 のセキュリティ処理 1407 の実行中における CPU 121 によるフラッシュメモリチップ 130 へのアクセス (リード／ライト 1408) を説明する。このアクセスには、図 21 におけるセキュリティ処理バッファ領域 2114 を使用する。リード 1509、1511、及び 1512 は、それぞれ、セキュリティコマンド処理 1503、1506、

及び 1507 において IC カードチップ 150 に送信する IC カードコマンドを構築するために必要なデータを、フラッシュメモリチップ 130 からリードするアクセスである。ライト 1510 は、セキュリティコマンド処理 1503 において IC カードチップ 150 が出力した計算結果を、フラッシュメモリチップ 130 にライトするアクセスである。ライト 1513 は、セキュリティコマンド処理 1506 及び 1507 において IC カードチップ 150 が出力した計算結果を、フラッシュメモリチップ 130 にまとめてライトするアクセスである。リード 1509、1511、1512 は、それぞれ、セキュリティコマンド処理 1503、1506、1507 以前の IC カードチップ 150 へのアクセスとオーバーラップさせることができる。ライト 1510、1513 は、それぞれ、セキュリティコマンド処理 1503、1507 以後の IC カードチップ 150 へのアクセスとオーバーラップさせることができる。これらのオーバーラップは、セキュリティ処理の全体的な処理時間の短縮にとって有効である。さらに、フラッシュメモリチップ 130 のライト単位が大きい場合は、ライト 1513 のように複数の計算結果をまとめてライトすることができる。これは、フラッシュメモリチップ 130 へのライト回数を削減し、フラッシュメモリチップ 130 の劣化を遅らせる効果がある。なお、ライト 1510、1513 でフラッシュメモリチップ 130 にライトする内容は、IC カードチップ 150 が出力した計算結果そのものに限定されず、図 7 のステップ 715 でホスト機器 220 に返すセキュリティ処理結果またはその一部であってもよい。この場合、図 7 のステップ 714 またはその一部は、ステップ 712 の中で実行されることになる。

【0098】図 16 は、ホスト機器 220 がセキュリティ処理結果リードコマンドを MMC 110 に発行してから、MMC 110 がセキュリティ処理結果を出力するまでの過程 (図 7 のステップ 713 ~ 715) において、MMC 110 の外部端子の信号波形、CPU 121 によるフラッシュメモリチップ 130 へのアクセスを表した図である。図 16 において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ 130 へのアクセス内容である。上から二行目の行から下の行に向かって、VCC 1 端子 144、CMD 端子 142、CLK 1 端子 145、及び DAT 端子 147 で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準 (L レベル) を表す。

【0099】図 16 を参照して、ホスト機器 220 がセキュリティ処理結果リードコマンドを MMC 110 に発行してから、MMC 110 がセキュリティ処理結果を出力するまでの過程を説明する。まず、ホスト機器 220 は CMD 端子 142 にセキュリティ処理結果リードコマンドを送信する (1601)。次に、ホスト機器 220 は CMD 端子 142 からセキュリティ処理結果リードコ

マンドのレスポンスを受信する(1602)。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものであり、セキュリティ処理結果ではない。次に、MMC110はDAT端子147をLレベルにセットする(1603)。MMC110は、これによりビジー状態であることをホスト機器220に示す。次に、CPU121は、フラッシュメモリチップ130のセキュリティ処理バッファ領域(図21の2114)から、ICカードチップ150が出力した計算結果をリードする(1604)。CPU121は、これをもとにセキュリティ処理結果を構築し、MMC110がDAT端子147にセキュリティ処理結果を出力する(1605)。なお、図7のステップ714またはその一部が、ステップ712の中で実行されている場合、ステップ1604ではフラッシュメモリチップ130のセキュリティ処理バッファ領域(図21の2114)からセキュリティ処理結果またはその一部をリードする。なお、フラッシュメモリチップ130のセキュリティ処理バッファ領域(図21の2114)を利用しないでセキュリティ処理結果を構築する場合、ステップ1604

【0100】MMC110の製造者や管理者は、セキュリティシステムのユーザにMMC110を提供する前やそのユーザが所有するMMC110に問題が発生した時に、MMC110に内蔵されたICカードチップ150に様々な初期データを書きこんだり、ICカードチップ150のテストをおこなったりする必要がある。MMC110の製造者や管理者によるこれらの操作の利便性を高めるために、MMC110は、ICカードチップ150の外部端子をMMC外部端子140に割りつけるインタフェース機能を持つ。これにより、図3～図6で示したようなICカードチップ150へのアクセス信号を、MMC外部端子140から直接受信できる。このようなMMC110の動作モードを、MMC仕様に準拠した動作モードと区別して、以下、インタフェース直通モードと呼ぶ。

【0101】インタフェース直通モードについて詳細に説明する。図17は、ICカードチップ150の外部端子をMMC外部端子140に割りつけるときの対応関係の一例を表した図である。この例では、RST端子152をCS端子141に割り付け、GND2端子155をGND1端子143、146に割り付け、VCC2端子151をVCC1端子144に割り付け、CLK2端子153をCLK1端子145に割り付け、I/O端子157をDAT端子147に割り付ける。このとき、CS端子141とCLK1端子145は入力端子、DAT端子147は入出力端子として機能する。

【0102】MMC110は、特定のメモリカードコマンドを受信すると、動作モードをインタフェース直通モードへ移したり、インタフェース直通モードからMMC

仕様に準拠した動作モードに戻ることができる。以下、動作モードをインタフェース直通モードへ移すメモリカードコマンドを直通化コマンド、動作モードをインタフェース直通モードから通常の状態に戻すメモリカードコマンドを復帰コマンドと呼ぶ。図1を参照して、MMC I/F制御回路123は、VCC2制御回路126、CLK2制御回路127、ICカードI/F制御回路128と接続されており、MMC110がホスト機器220から直通化コマンドを受信すると、CPU121の指示により図17で示した端子割り付けをおこなう。MMC110がホスト機器220から復帰コマンドを受信すると、CPU121の指示により図17で示した端子割り付けを解除し、MMC110はMMC仕様に準拠した動作モードに戻る。

【0103】インタフェース直通モードでは、ホスト機器220がICカードチップ150に直接アクセスできるため、セキュリティの観点からインタフェース直通モードを利用できるのは限られた者だけに必要がある。そこで、直通化コマンドの発行には、一般のユーザに知られないパスワードの送信を必要とする。正しいパスワードが入力されないとインタフェース直通モードは利用できない。

【0104】図18は、ホスト機器220が、MMC110の動作モードをMMC仕様に準拠した動作モードからインタフェース直通モードに移し、ICカードチップ150に直接アクセスし、その後、MMC110の動作モードを再びMultiMediaCard仕様に準拠した動作モードに戻すまでの処理手順を示すフローチャートである。ホスト機器220は処理を開始し(1801)、まずMMC110に直通化コマンドを発行する(1802)。MMC110は、直通化コマンドで送信されたパスワードが正しいかチェックする(1803)。正しければステップ1804に移り、間違っていれば処理は終了する(1810)。ステップ1804では、CPU121は、ICカードチップ150をコールドリセットする。そして、図17で示した端子割り付けをおこないインタフェースを直通化する(1805)。この時点から、ホスト機器220はICカードチップ150に直接アクセスする(1806)。ホスト機器220がICカードチップ150への直接アクセスを終了し、MMC110の動作モードを再びMMC仕様に準拠した動作モードに戻すときは、MMC110に復帰コマンドを発行する(1807)。すると、CPU121は図17で示した端子割り付けを解除し、MMC110はMMC仕様に準拠した動作モードに戻る(1808)。そして、CPU121は、ICカードチップ150を非活性化する(1809)。以上で、処理は終了する(1810)。

【0105】図19は、図18のステップ1801～1806の過程において、MMC110およびICカード

10

20

30

40

50

チップ150の外部端子の信号波形を簡単に表した図である。図19において、時間の方向は左から右にとる。上の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、及びI/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Lレベル）を表す。1905は、図3のコールドリセットの信号波形を示す。モード移行時刻1906は、動作モードがインタフェース直通モードに移る時刻を表す。

【0106】図19を参照して、ホスト機器220がMMC110の動作モードをMMC仕様に準拠した動作モードからインタフェース直通モードに移しICカードチップ150に直接アクセスする過程を説明する。なお、MMC110のVCC1端子144には3V（VCC2端子151の標準電圧）が供給されている。ホスト機器220がCMD端子142に直通化コマンドを入力すると（1901）、CMD端子142から直通化コマンドのレスポンスが出力される（1902）。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものである。次に、ホスト機器220はDAT端子147にパスワードを入力する（1903）。パスワード入力後、MMC110はDAT端子147にLレベルを出力し（1904）、ビジー状態であることをホスト機器220に示す。ビジー状態の間に、CPU121は、ICカードチップ150をコールドリセットする（1905）。そして、モード移行時刻1906において、動作モードをインタフェース直通モードに移す。このときに、DAT端子147はLレベルからハイインピーダンス状態になる。これにより、ホスト機器220はビジー状態の解除を知ることができる。この時点から、ホスト機器220はICカードチップ150に直接アクセスする。例えば、CLK1端子145にクロックを供給すると（1907）、CLK2端子153にそのクロックが供給される（1908）。また、DAT端子147にICカードコマンドを送信すると（1909）、I/O端子157にそのICカードコマンドが送信される（1910）。

【0107】図20は、図18のステップ1807～1810の過程において、MMC110およびICカードチップ150の外部端子の信号波形を簡単に表した図である。図20において、時間の方向は左から右にとる。上の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、及びI/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Lレベル）を表す。モード復帰時刻2003は、動作モードがインタフェース直通モードからMMC仕様に準拠した動作モードに戻る時刻を表す。2004は、図6の非

活性化の信号波形を示す。

【0108】図20を参照して、ホスト機器220がMMC110の動作モードをインタフェース直通モードからMMC仕様に準拠した動作モードに戻す過程を説明する。なお、MMC110のVCC1端子144には3V（VCC2端子151の標準電圧）が供給されている。ホスト機器220がCMD端子142に復帰コマンドを入力すると（2001）、CMD端子142から復帰コマンドのレスポンスが出力される（2002）。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものである。そして、モード復帰時刻2003において、MMC110はDAT端子147にLレベルを出力してビジー状態であることをホスト機器220に示し、それと同時に動作モードをMMC仕様に準拠した動作モードに戻す。ビジー状態の間に、CPU121は、ICカードチップ150を非活性化化する（2004）。そして、MMC110は、DAT端子147をハイインピーダンス状態にし（2005）、復帰コマンドの処理が完了したことをホスト機器220に示す。これ以後、ホスト機器220はICカードチップ150に直接アクセスできない。ホスト機器220が、CLK1端子145にクロックを供給しながらCMD端子142に何らかのメモリカードコマンドを送信した場合、ICカードチップ150にそのクロック信号（2006）は伝わらない。2001及び2002においてホスト機器220がCLK1端子145に供給するクロック信号は、ICカードチップ150のCLK2端子153にも伝わるが、DAT端子147がハイインピーダンス状態であるため、ICカードチップ150がICカードコマンドを誤って認識することはない。

【0109】図21において、セキュリティ処理ステータス領域2116には、ICカードチップ150によるセキュリティ処理の進捗状況を示す情報を格納する。CPU121は、この情報をセキュリティ処理の実行中に更新することができる。例えば、セキュリティ処理の途中でMMC110への電源供給が停止した場合、電源供給再開時にCPU121がこの情報をリードして参照すれば、セキュリティ処理を中断した段階から再開することができる。

【0110】本発明におけるMMC110は、コントローラチップ120、フラッシュメモリチップ130及びICカードチップ150の三つのうち二つ以上のチップで同時に処理を行うことで、処理の高速化及び処理時間の短縮を図ることができる。以下、本発明を適用したMMC110で行える並列処理の動作について説明する。

図27は、並列に処理できるデータリード処理の手順を示したフローチャートである。ホスト機器220とMMC110は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態2701、待機状態2719となっている。ホスト機器220がMMC

110のCMD端子142に第一コマンドを送信すると(2702)、MMC110は、第一コマンドを受信し(2709)、第一レスポンスを返す(2710)。ここで、レスポンスとは、コマンドを受け取ったMMC110がホスト機器220に返すデータのことである。単にコマンドを受信したら返すデータであるので、レスポンスを返すことがコマンドの実行が終了したことを意味しない。

【0111】MMC110のコントローラチップ120は、第一コマンドを解釈し、フラッシュメモリチップ130又はICカードチップ150に制御命令を発し第一処理に入る(2715)。ホスト機器220は、第一レスポンスを受け取ると第二コマンドを送信する(2704)。MMC110のコントローラチップ120は、第一処理を実行しながら、ホスト機器220より第二コマンドを受信し、(2705)、第二レスポンスを返す(2712)。コントローラチップ120は、第二コマンドを解釈し、第二処理を実行する(2713)。

【0112】第二コマンドは、あらかじめ第一コマンドと同時に処理できるコマンドをホスト機器220で判定し設定する。また、同時に処理できるコマンドの判定は、コントローラチップ120でおこなってもよい。以下、同時に実行できるコマンドのことを並列実行可能なコマンドと呼ぶ。並列実行可能なコマンドとしては、例えば、フラッシュメモリチップ130にアクセスするコマンドとICカードチップ150にアクセスするコマンド等の異なったチップにアクセスするコマンドである。例えば、フラッシュメモリチップ130から音楽データを読み出すコマンドが第一コマンドに相当し、暗号化されたデータを復号化する処理を実行するコマンドが第二コマンドに相当する。

【0113】第一処理が終了すると、コントローラチップ120は、ホスト機器220に第一データを送信する(2716)。その後、第二データを送信する(2714)。第一データ及び第二データの区別は、MMC110のコントローラチップ120とホスト機器220のホストインターフェース223でデータに識別情報を付加して管理判断する。以下、識別情報を付加したデータをデータと呼ぶ。

【0114】また、第一処理の転送が終了して、第二処理をしている間にホスト機器220が並列実行可能なコマンドを第三コマンドとして発行した場合は、コントローラチップ120は、第二処理の実行とあわせて第三コマンドのコマンドを解釈し、第三処理を実行する(2717)。もし第一コマンドが大容量のデータ(ストリームデータ等)を要求するコマンドであるならば、第三処理を実行し(2717)、第二データの送信の終了を待ち、第三データを送信する(2718)。その後ホスト機器220からコマンドがなければ、MMC110は待機状態になる(2719)。ホスト機器220はMMC

110から必要なデータを受け取ると、待機状態になる(2701)。

【0115】図28は、リードコマンドを並列処理する時のコマンドとデータの流れ、処理を時間軸にそって示した図である。ホスト機器220は、MMC110のCMD端子142に第一コマンドを送信する(2702)。コントローラチップ120は、第一コマンドを解釈し、フラッシュメモリチップ130に制御命令を出す。第一処理中(2715)に、ホスト機器220は、並列実行可能なコマンドを第二コマンドとしてMMC110のCMD端子142に送信する(2704)。コントローラチップ120は、第二コマンドを解釈し、ICカードチップ150に制御命令を出し、第二処理を実行する(2713)。MMC110は、第一データ2803、第二データ2804のように順にデータを転送する。第二処理(2713)中にホスト機器220が第三コマンドとしてフラッシュメモリチップ130にアクセスするコマンドを発行した場合(2801)、コントローラチップ120はフラッシュメモリチップに制御命令を出す。MMC110は、第二データ2804の転送終了を待って、第三データ2805を転送する。また第三データ2805は、第一コマンドが大容量データ(ストリームデータ等)を送るコマンドでもよい。その場合は、第三コマンドの発行(2801)と第三レスポンス(2802)の信号はなくてもよい。以上の処理内容は、コントローラチップ120が制御命令を出す対象としてフラッシュメモリチップ130がICカードチップ150で、ICカードチップ150がフラッシュメモリチップ130のように逆の場合でもよい。

【0116】図29は、並列に処理できるデータライト処理の流れを示した図である。ホスト機器220とMMC110は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態2901及び待機状態2910となっている。ホスト機器220がMMC110のCMD端子142に第一コマンドを送信する(2902)。MMC110は、第一コマンドを受信し(2911)、第一レスポンスを返し(2912)、同時に第一データを受信し(2913)、データ端子147からデータを転送できないようにする。これを以下ビジー状態と呼ぶ。MMC110はホスト機器220からデータを受け取った後ビジー状態にしなくても良い。第一データを受信するステップ2913は、第一レスポンス(2912)と同時になくても良い。

【0117】ホスト機器220は、第一レスポンスを受信し(2903)、並列実行可能なコマンドを第二コマンドとして、CMD端子142に送信する(2904)。MMC110は、ホスト機器220より第二コマンドを受信し(2914)、第一データを受信(2913)中であれば受信し、第二レスポンスを送信し(2915)、第二処理を開始する(2920)。データビジー

一状態であれば、第二処理で行うアドレス設定まで行い、第二データの転送を待つ。第二処理はアドレス設定のみだけでなく実行可能な処理を続けてもよい。ホスト機器220は、第二レスポンスを受信し(2905)、ビジー状態の解除を待って、第二データを送信する(2907)。第一コマンドが大容量データ(ストリームデータ等)を転送する場合、MMC110は、第二処理中(2920)に第三処理を開始し(2921)、第三データの転送(2908)を待つ。MMC110は、ビジー状態が解除されたら、第三データを受信し(2918)、第三処理を続ける。その後ホスト機器220からコマンドがなければ、MMC110は待機状態になる(2910)。ホスト機器220はMMC110に必要なデータを転送し終わると、待機状態になる(2901)。

【0118】図30は、ライトコマンドを並列処理する時のコマンドとデータの流れ及び処理を時間軸にそって示した図である。ホスト機器220がフラッシュメモリチップ130にデータをライトする第一コマンドをMMC110のCMD端子142に送信し(2902)、第一レスポンスを待ち(2903)、第一データを送信する(3003)。MMC110は、第一コマンドを受けると第一レスポンスを送信し(2903)、フラッシュメモリチップ130に制御命令を出し(第一処理2916)、ビジー状態となる。ここでビジー状態にしなくてもよい。ホスト機器220は、第一データ3003を送信しながら並列実行可能なコマンドとしてICカードチップ150にデータを転送する第二コマンドを送信する(2904)。ホスト機器220は、第二レスポンスを受信し(2905)、ビジー状態の解除を待って第二データ3004を送信する。コントローラチップ120は、ICカードチップ150に制御命令を出し、第二処理を開始して、第二データ3004を待つ。ホスト機器220は、ビジー状態が解除されるとICカードチップ150に送信する第二データ3004を転送する。

【0119】MMC110は、第二データを受信すると(2917)、ビジー状態になる。ICカードチップ150が処理中(第二処理中2920)に、ホスト機器220がフラッシュメモリチップ120にアクセスする第三コマンドの発行すると(3001)、MMC110は、第三レスポンスを送信し(3002)、コントローラチップ120はフラッシュメモリチップに制御命令を出し、第三処理を開始する(2921)。ホスト機器220は、ビジー状態の解除を待って第三データを送信する(3005)。もしフラッシュメモリチップ130にアクセスする第一コマンドが大容量データ(ストリームデータ等)を転送する場合は、ICカードチップ150の処理中(第二処理2920)のビジー状態の解除を待って、ホスト機器220は、フラッシュメモリチップ130に第三データ3005を送信する。MMC110は、

第三データ3005を受信し、フラッシュメモリチップ130に制御命令を出し第三処理を行う。

【0120】以上の処理内容は、コントローラチップ120が制御命令を出す対象としてフラッシュメモリチップ130がICカードチップ150で、ICカードチップ150がフラッシュメモリチップ130のように逆の場合でもよい。

【0121】図31は、並列に処理できるデータを転送しないコマンドの処理を示した図である。ホスト機器220及びMMC110は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態3101、待機状態3110となっている。ホスト機器220はMMC110のCMD端子142に第一コマンドを送信する(3102)。MMC110は、第一コマンドを受信し(3111)、第一レスポンスをホスト機器220に送信し(3112)、第一処理を開始する(3116)。ホスト機器220はMMC110からの第一レスポンスを受信すると(3103)、並列実行可能なコマンドを第二コマンドとして送信する(3104)。MMC110は、第二コマンドを受信すると(3113)、ホスト機器220に対し第二レスポンスを送信し(3114)、第二処理を実行する(3115)。その後処理が終わると、ホスト機器220は待ち状態3101、MMC110は待ち状態3110の状態となる。

【0122】図32は、並列に処理できるデータを転送しないコマンドの実行する時の処理を時間軸にそって示した図である。ホスト機器220は、MMC110のCMD端子142にデータ転送を行わないフラッシュメモリチップ130にアクセスする第一コマンドを送信する(3102)。MMC110は、第一コマンドを受信し(3111)、コントローラチップ120は、フラッシュメモリチップ130に制御命令を出し、第一処理を開始する(3114)。ホスト機器220は、第一レスポンスを受信し(3103)、MMC110のCMD端子142にデータ転送を行わないICカードチップ150にアクセスする第二コマンドを送信する(3104)。MMC110は、第二コマンドを受信し(3113)、コントローラチップ120は、ICカードチップ150に制御命令を出し第二処理を行う(3115)。ホスト機器220は、コントローラチップ120の内部処理のみで実行できるコマンドを第三コマンドとしてMMC110のCMD端子142に送信する(3201)。MMC110は第三コマンドを受信し、第三処理を実行する(3203)。このとき、第一処理及び第二処理は実行中でもよい。

【0123】以上の処理の中で、第一コマンド及び第二コマンドは、フラッシュメモリチップ130にアクセスする処理、ICカードチップ150にアクセスする処理、及びコントローラチップ120の内部処理の三処理のうちのどの二処理でもよい。また、連続コマンドが、

コントローラチップ 120 の内部処理のみで実行できるコマンドで、同様の処理を行うコマンドは、後で発行したコマンドだけを有効にしても良い。

【0124】図 33 は、並列に処理できるデータリード処理とデータ転送を伴わないコマンドの処理の流れを示した図である。ホスト機器 220 及び MMC 110 は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態 3301、待機状態 3310 となっている。ホスト機器 220 が MMC 110 の CMD 端子 142 に第一コマンドを送信する (3302)。MMC 110 は第一コマンドを受信し (3311)、第一レスポンスをホスト機器 220 に送信し (3312)、第一処理を開始する (3316)。ホスト機器 220 は、第一レスポンスを受信して (3303)、並列実行可能なコマンドを第二コマンドとして送信する (3304)。MMC 110 は、第二コマンドを受信し (3313)、第二レスポンスを返す (3314)。その間に DAT 端子 147 から、第一データを送信し (3317)、第二処理を開始する (3315)。ホスト機器 220 は、第一データを受信し (3306)、第二レスポンスを受信する (3305)。ホスト機器 220 は、並列処理可能なコマンドとして第三コマンドを送信する (3307)。MMC 110 は、第三コマンドを受信し (3318)、第三レスポンスを返す (3319)。ホスト機器 220 は、第三レスポンスを受信する (3308)。MMC 110 は、第三処理 3120 を実行し、第二データを送信する (3321)。ホスト機器 220 は、第二データを受信する (3309)。その後実行するコマンドがなければ、ホスト機器 220 は、待ち状態 3301 に、MMC 110 は、待ち状態 3310 になる。

【0125】図 34 は、並列に処理できるデータリード処理とデータ転送を伴わないコマンドの処理の流れを時間軸にそって示した図である。ホスト機器 220 が MMC 110 のコマンド端子 142 にフラッシュメモリチップ 120 にアクセスする第一コマンドを送信する (3302)。MMC 110 は第一レスポンスを返し (3303)、コントローラチップ 120 は、制御命令をフラッシュメモリチップ 130 に出し第一処理を開始する (3317)。ホスト機器 220 は、並列実行可能なデータ転送を伴わない IC カードチップ 150 にアクセスする第二コマンドを送信する (3304)。MMC 110 は第二コマンドを受信して (3313)、第二レスポンスを返し (3305)、コントローラチップ 120 は IC カードチップ 150 に制御命令を出し、第二処理を開始する (3315)。MMC 110 は、第一処理が終了すると (3316)、第一データ 3403 をホスト機器 220 に送信する。ホスト機器 220 は、第一データを受信し (3306)、並列処理可能なフラッシュメモリチップ 130 にアクセスする第三コマンドを送信する (3307)。MMC 110 は、第三レスポンスを返し (3

308)、コントローラチップ 120 は第三処理を実行し (3320)、第二データを送信する (3405)。

【0126】以上の処理は、フラッシュメモリチップ 130 が IC カードチップ 150 で、IC カードチップ 150 がフラッシュメモリチップ 130 のように逆でもよい。また、データ転送を伴わないコマンドは、コントローラチップ 120 の内部処理を行うコマンドでもよい。第一コマンドが大容量データデータ (ストリームデータなど) を転送するコマンドの場合は、第三コマンドは、発行されなくても良い。

【0127】図 35 は、並列に処理できるデータライト処理とデータ転送を伴わないコマンドの処理の流れを示した図である。ホスト機器 220 及び MMC 110 は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態 3501、待機状態 3510 となっている。ホスト機器 220 が MMC 110 の CMD 端子 142 に第一コマンドを送信する (3502)。MMC 110 は第一コマンドを受信し (3511)、第一レスポンスをホスト機器 220 に送信する (3512)。ホスト機器 220 は、第一レスポンスを受信して (3503)、並列実行可能なコマンドを第二コマンドとして送信し (3504)、第一データを送信する (3505)。MMC 110 は、第二コマンドを受信し (3513)、第二レスポンスを返す (3514)。その間に DAT 端子 147 から、第一データを受信し (3516) ビジー状態になる。MMC 110 は、第一データを受信したら (3516)、第一処理を開始し (3517)、第二処理を開始する (3515)。ホスト機器 220 は、ビジー状態が解除されると第三コマンドを送信 (3507) する。MMC 110 は第三レスポンスを返す (3519)。ホスト機器 110 は第三レスポンスを受信すると (3508)、第二データを送信する (3509)。MMC 110 は、第二データを受信し (3520)、ビジー状態になり第三処理 (3521) を実行する。処理が終了すると、ホスト機器 220 は、待ち状態 3501 となり、MMC 110 は処理が終了すると待ち状態 3510 となる。以上の処理で、MMC 110 がデータ受信後ビジー状態にならなくても良い。

【0128】図 36 は、並列に処理できるデータライト処理とデータ転送を伴わないコマンドの処理の流れを時間軸にそって示した図である。ホスト機器 220 がフラッシュメモリチップ 130 にアクセスする第一コマンドを転送する (3502)。MMC 110 は第一レスポンスを返し (3503)、第一データ受信し (3505)、コントローラチップ 120 はフラッシュメモリチップ 130 に制御命令を出し、第一処理を開始し (3517)、ビジー状態となる。ホスト機器 220 は、並列実行可能なデータ転送を伴わない IC カードチップ 150 にアクセスする第二コマンドを送信する (3504)。MMC 110 は第二コマンドを受信して (351

3)、第二レスポンスを返す(3506)。コントローラチップ120は、ICカードチップ150に制御命令をだし第二処理を開始する(3515)。その後ホスト機器220はビジー状態が解除されるのを待って、フラッシュメモリチップ130にアクセスする第三コマンドを送信する(3507)。MMC110は、第三コマンドを受信し(3518)、第三レスポンスを返し(3508)、第二データ3509を受信する(3520)。コントローラチップ120は、フラッシュメモリチップ130に制御命令を出し、第三処理を開始しビジー状態になる(3521)。

【0129】以上の処理で、フラッシュメモリチップ130がICカードチップ150に、ICカードチップ150がフラッシュメモリチップ130のように逆になっても良い。データ転送を伴わない処理は、コントローラチップ120の内部処理でもよい。また、MMC110がデータ受信後ビジー状態にならなくても良い。第一コマンドが大容量データ(ストリームデータ等)を転送するコマンドである場合、第三コマンドの発行と第三レスポンスは必要としない。

【0130】以上の動作は、図24及び図25で示す、SDカードホスト機器2460とSDカード2410、メモリスティックホスト機器2560とメモリスティック2510のような構成で、コントローラを通してのSDカード内のICカードチップ150とフラッシュメモリチップ2430、メモリスティック内のICカードチップ150とフラッシュメモリチップ2530の同時アクセスの場合においても同様である。

【0131】以上のように、ホストからのコマンドに応じて、フラッシュメモリチップ130、ICカードチップ150及びコントローラチップ120で並列処理が可能であるので処理を高速化及び処理時間を短縮することができる。したがって、一つのMMC110を用いて、音楽データを再生しながら、銀行からお金を引き落とす際の認証処理を行うことができる。

【0132】本発明の実施形態によれば、メモリカード外部からICチップの駆動クロックを直接供給しないため、ICチップの処理時間を正確に計測できず、また、処理の実行タイミングや順序の検出が困難になる。さらに、異常な駆動クロックを供給することができず、演算エラーを発生させるのが困難になる。したがって、タイミング解析、電力差分析、故障利用解析攻撃法に対するセキュリティが向上する。

【0133】本発明の実施形態によれば、メモリカード外部からICチップの制御方式を自由に設定できる。例えば、高速処理が要求されるならば、ICチップの駆動クロックの周波数を高くした制御方式を設定し、低消費電力が要求されるならば、ICチップの駆動クロックの周波数を低くしたり、ICチップの駆動クロックを適度に停止させる制御方式を設定することができる。したが

って、セキュリティシステムの要求する処理性能に柔軟に対応したセキュリティ処理が実現できる。

【0134】本発明の実施形態によれば、ICチップによるセキュリティ処理に必要なデータや、ICチップを管理するための情報を、フラッシュメモリに保持することができる。したがって、セキュリティ処理の利便性を向上させることができる。

【0135】本発明の実施形態によれば、MMCの製造者や管理者が、MMC内部のICチップに直接アクセスすることができる。したがって、MMC内部のICチップの初期化やメンテナンスを、従来のICカードと同様な方法で実現できる。

【0136】本発明の実施形態によれば、フラッシュメモリチップを備えたMMCに、セキュリティ機能を追加する場合、セキュリティ評価機関の認証を予め受けたICカードチップ追加搭載することによって、セキュリティ評価機関によるMMCの認証が不要となるため、MMCの開発期間又は製造期間が短縮する。

【0137】本発明の実施形態によれば、ホスト機器からのコマンドに応じて、フラッシュメモリチップ、ICカードチップ及びコントローラチップ120で並列処理が可能であるので処理を高速化することができる。

【0138】

【発明の効果】本発明によれば、記憶装置のセキュリティを向上するという効果を奏する。また、記憶装置の処理を高速にすることができる。

【図面の簡単な説明】

【図1】本発明を適用したMMC110の内部構成を示す図である。

【図2】本発明を適用したMMC110のホスト機器220の内部構成、およびホスト機器とMMC110との接続状態を示す図である。

【図3】ICカードチップのコールドリセット時の信号波形を示す図である。

【図4】ICカードチップのウォームリセット時の信号波形を示す図である。

【図5】ICカードチップのICカードコマンド処理時の信号波形を示す図である。

【図6】ICカードチップの非活性化時の信号波形を示す図である。

【図7】ホスト機器によるMMCへのアクセスを示したフローチャートである。

【図8】ICカード制御パラメータとそれに対応するICカードへの処理内容を示す表である。

【図9】ICカードチップに対する第1次ICカード初期化の詳細なフローチャートである。

【図10】ICカードチップに対する第2次ICカード初期化の詳細なフローチャートである。

【図11】非活性状態のICカードチップに対するICカード初期化時の信号波形を示す図である。

【図 12】 活性状態の IC カードチップに対する IC カード初期化時の信号波形を示す図である。

【図 13】 IC カードチップによるセキュリティ処理の詳細なフローチャートである。

【図 14】 セキュリティ処理要求ライトコマンドを処理するときの信号波形とフラッシュメモリチップアクセスを示す図である。

【図 15】 IC カードチップによるセキュリティ処理実行時の信号波形とフラッシュメモリチップアクセスの一例を示す図である。

【図 16】 セキュリティ処理結果リードコマンドを処理するときの信号波形とフラッシュメモリチップアクセスを示す図である。

【図 17】 インタフェース直通モードにおける MMC 外部端子と IC カードチップ外部端子の対応関係を示す図である。

【図 18】 インタフェース直通モードへ移行する処理とインタフェース直通モードから復帰する処理のフローチャートである。

【図 19】 インタフェース直通モードへ移行する処理時の信号波形を示す図である。

【図 20】 インタフェース直通モードから復帰する処理時の信号波形を示す図である。

【図 21】 フラッシュメモリチップの内部構成を示す図である。

【図 22】 本発明を適用した MMC の内部構成を簡単に示す図である。

【図 23】 本発明を適用した MMC をコンテンツ配信に応用した例を示す図である。

【図 24】 本発明を適用した SD カードの内部構成を簡単に示す図である。

【図 25】 本発明を適用したメモリスティックの内部構成を簡単に示す図である。

【図 26】 本発明の IC カードチップの内部構成を示す図である。

10

20

30

*

* 【図 27】 並列に処理できるデータリード処理の流れを示した図である。

【図 28】 リードコマンドを並列処理する時のコマンドとデータの流れ、処理を時間軸にそって示した図である。

【図 29】 並列に処理できるデータライト処理の流れを示した図である。

【図 30】 ライトコマンドを並列処理する時のコマンドとデータの流れ、処理を時間軸にそって示した図である。

【図 31】 並列に処理できるデータを転送しないコマンドの処理を示した図である。

【図 32】 並列に処理できるデータを転送しないコマンドの実行する時の処理を時間軸にそって示した図である。

【図 33】 並列に処理できるデータリード処理とデータ転送を伴わないコマンドの処理の流れを示した図である。

【図 34】 並列に処理できるデータリード処理とデータ転送を伴わないコマンドの処理の流れを時間軸にそって示した図である。


【図 35】 並列に処理できるデータライト処理とデータ転送を伴わないコマンドの処理の流れを示した図である。

【図 36】 並列に処理できるデータライト処理とデータ転送を伴わないコマンドの処理の流れを時間軸にそって示した図である。


【符号の説明】

110…MMC、120…コントローラチップ、140…MMC 外部端子、150…IC カードチップ、151…VCC2 端子、152…RST 端子、153…CLK2 端子、155…GND2 端子、156…VPP 端子、157…I/O 端子、220…ホスト機器、1405…ライトコマンド発行、1906…モード移行時刻、2003…モード復帰時刻。

【図 3】




【図 4】




【図1】

図1




【図2】

図2




【図5】

図5




【図6】

図6



【図7】




【図8】

図8

ICカード制御パラメータ	ICカードに対する処理
A=0	MMCのパワーオン時に、何もしない
A=1	MMCのパワーオン時に、リセット
A=2	MMCのパワーオン時に、リセットと環境設定
A=3	MMCのパワーオン時に、リセットと環境設定し、非活性化
B=0	MMCの初期化時に、何もしない
B=1	C=1 MMCの初期化時に、リセット
	C=2 MMCの初期化時に、リセットと環境設定
	C=3 MMCの初期化時に、リセットと環境設定し、非活性化
B=2	C=2 MMCの初期化時に、環境設定
	C=3 MMCの初期化時に、環境設定し、非活性化
B=3	MMCの初期化時に、活性状態ならば、非活性化
D=0	セキュリティ処理後に、非活性化しない
D=1	セキュリティ処理後に、非活性化する


【図9】

図9




【図18】


図18




【図10】



【図12】



【図11】



【図13】




图 14






图 15




【図16】

図16




【図17】

図17




【図19】

図19




【図26】

図26




【図 20】

図20




【図 21】

図21




【图 2 2】

图22




【图 2 3】

图 23




【図24】

図24




【図25】


図25



【図27】




【図28】




【図29】

図29




【図30】


図30




【図31】



【図32】




【図33】




【図34】


図34



【図35】



【図36】



フロントページの続き

(72)発明者 角田 元泰
 神奈川県川崎市麻生区王禅寺1099番地 株
 式会社日立製作所システム開発研究所内
 (72)発明者 水島 永雅
 神奈川県川崎市麻生区王禅寺1099番地 株
 式会社日立製作所システム開発研究所内

(72)発明者 片山 国弘
 東京都小平市上水本町五丁目20番1号 株
 式会社日立製作所半導体グループ内

F ターム(参考) 2C005 MA19 MB02 MB07 NA10 PA18
PA21 RA22 WA03 WA09
5B017 AA07 BA06 BA07 CA14
5B035 AA13 BB09 BC00 CA07 CA11
CA29